硬件SPI时序问题->SPI-SR的TXE位什么时间为1？

fghlw

void SPIx_writeonly(u8 data)
{
        u16 retry=0;                                 
        while((SPI1->SR&(1<<1))==0)
        {
                retry++;
                if(retry>60000)break;
        }                          
        SPI1->DR=data;         
}


void LCD_singlewrite(u8 data,u8 com_data)
{
        DC_LCD=com_data;
        CS_LCD=0;
        SPIx_writeonly(data);
        while((SPI1->SR&(1<<1))==0);
        //delay_us(1);
        CS_LCD=1;
        DC_LCD=1;
}


这段程序为什么执行时出来的实际时序是，发送的最后几位被“淹没”了。在数据没发送完前 CS就被“zhi”（chrome无法输入这个字）1了

fghlw

上面的结果是用逻辑分析仪采出来的   最后一位被吃掉了

正点原子

帮顶

xuande

8个时钟脉冲是否完整？

fghlw

xuande 发表于 2016-3-16 08:50
8个时钟脉冲是否完整？

是完整的   罗分不支持10  要不可以上个图