OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 5291|回复: 5

一键下载RESET电平问题

[复制链接]

3

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2016-2-27
在线时间
7 小时
发表于 2016-3-3 13:01:04 | 显示全部楼层 |阅读模式
  请教一下,在这个三极管区域,DTR#输出高电平5V,RTS#输出低电平使三极管S8050导通,导通之后BC之间有一个压降,但二极管右侧电压应该高于左侧电压,RESET为什么是低电平?
360反馈意见截图1638051973110105.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

6

主题

1097

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3571
金钱
3571
注册时间
2014-12-2
在线时间
365 小时
发表于 2016-3-3 16:48:02 | 显示全部楼层
本帖最后由 xkwy 于 2016-3-3 16:50 编辑

我没有说4148左侧为0V,它的右侧近似是0V
原理是三极管饱和导通时U(CE)近似为0V,模电书里有讲

4148左侧电压不为零,,但是单片机会认为其为逻辑0,
坚决不用寄存器,拒绝重复造轮子。
回复 支持 1 反对 0

使用道具 举报

6

主题

1097

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3571
金钱
3571
注册时间
2014-12-2
在线时间
365 小时
发表于 2016-3-3 16:29:37 | 显示全部楼层
本帖最后由 xkwy 于 2016-3-3 16:31 编辑

8050导通后,4148右侧近似为0V,左侧约0.7V,单片机会判为低电平
0.png

由上图可知 VIL=0.28*(3.3-2)+0.8=1.164V

即引脚电压低于1.164V就会认为是0
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2016-2-27
在线时间
7 小时
 楼主| 发表于 2016-3-3 16:42:08 | 显示全部楼层
xkwy 发表于 2016-3-3 16:29
8050导通后,4148右侧近似为0V,左侧约0.7V,单片机会判为低电平

麻烦解释一下,n4148左侧为什么是0V?
回复 支持 反对

使用道具 举报

3

主题

10

帖子

0

精华

新手上路

积分
43
金钱
43
注册时间
2016-2-27
在线时间
7 小时
 楼主| 发表于 2016-3-3 17:00:32 | 显示全部楼层
xkwy 发表于 2016-3-3 16:48
我没有说4148左侧为0V,它的右侧近似是0V
原理是三极管饱和导通时U(CE)近似为0V,模电书里有讲

谢谢,太感谢了!!!
回复 支持 反对

使用道具 举报

9

主题

167

帖子

0

精华

高级会员

Rank: 4

积分
552
金钱
552
注册时间
2013-12-15
在线时间
29 小时
发表于 2016-3-3 17:24:13 | 显示全部楼层
xkwy 发表于 2016-3-3 16:29
8050导通后,4148右侧近似为0V,左侧约0.7V,单片机会判为低电平

学习了, 模拟达人!!!
我是初学者
专注显示科技 - - - 让每一DOT诠释生命的精彩
TFT显示屏:   https://boy-display.taobao.com
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-21 02:57

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表