中级会员
 
- 积分
- 313
- 金钱
- 313
- 注册时间
- 2014-10-27
- 在线时间
- 34 小时
|
本帖最后由 善良的二哥 于 2016-1-15 17:19 编辑
外部SRAM实验,板子:战舰(STM32F103ZET6),SRAM芯片是IS62WV51216(16位,512K,即1MB),这边把它地址定义成0-0xFFFFFB
实验用地址线A0-A18,总共是19根,2^19=512K,接下来是我个人理解:
1.A0每加1对应着IS62WV51216移动了2B,即16位。至于是这16位里面的低8位还是高8位我感觉应该是UB和LB控制的。
2.HADDR[19:0]和FSMCA[18:0]的对应关系:
HADDR[19:1]------>FSMCA[18:0]
而 HADDR[0]------>UB/UL
3.如果访问IS62WV51216的第0个字节,此时HADDR[19:0]=0x00000,FSMCA[18:0]=000 0000 0000 0000 0000(b),而UB和UL是1还是0?
若访问第一个字节,此时HADDR[19:0]=0x00001,FSMCA[18:0]是不是还是000 0000 0000 0000 0000(b),此时UB和UL是不是发生了变化,用来控制低8还是高8位?
若访问第二个字节,此时HADDR[19:0]=0x00002,FSMCA[18:0]是不是还是000 0000 0000 0000 0001(b),此时UB和UL是不是应该和访问第0个字节相同呢?
....... 若访问最后一个字节,此时HADDR[19:0]=0xFFFFF,FSMCA[18:0]是不是还是111 1111 1111 1111 1111(b)?
4.虽然IS62WV51216是16位,但是可以以字节为单位访问,主要有UB和UL控制。
关于以上四条,不知道我理解是否正确,欢迎大家讨论指导!
|
|