江湖告急！！！在线等！！！内部HSI时钟做系统时钟，原子哥寄存器版本编写的代码，delay.c函数该如何修改？USMART要不要修改

Andy天涯共此时 · 发表于 2016-1-12 15:35:28

我刚开始接触STM32F103，在正点原子寄存器版本上组织的工程，使用STM32F103R8T6做了一个板子，没有外置8MHz晶振，因此采用内部HSI时钟做系统时钟，无论我怎么修改原子哥的延时函数delay.c里面的内容，延时都不准确，使用逻辑分析仪仿真，延时时间不是偏大就是偏小，搞得我很恼火，实在是没招了。
现在我只能求救众位大牛给予提示或解决，问题有二：
问题1，基于我的情况，delay.c里面如何修改？越详细越好
问题2，USMART程序代码要不要处理？如何处理？

lycreturn · 发表于 2016-1-12 15:35:29

Andy天涯共此时发表于 2016-1-13 16:13
原子哥，我使用HSI时钟作为系统时钟，最大频率能配置成72MHz（我从多方面获悉，采用HSI时钟作为系统时钟 ...

[mw_shl_code=c,false]//系统内部时钟初始化函数
//pll:选择的倍频数，从2开始，最大值为16 最大64MHz
void Stm32_Clock_Init(u8 PLL)
{
unsigned char temp=0;
MYRCC_DeInit();    //复位并配置向量表
RCC->CR|=0x00000001;  //内部高速时钟使能HSION
while(!(RCC->CR>>1));//等待内部时钟就绪
RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1;
PLL-=2;//抵消2个单位
RCC->CFGR|=PLL<<18; //设置PLL值 2~16
RCC->CFGR&=~(1<<16); //PLLSRC = HSI/2 = 4MHz
FLASH->ACR|=0x32;    //FLASH 2个延时周期

RCC->CR|=0x01000000;  //PLLON
while(!(RCC->CR>>25));//等待PLL锁定
RCC->CFGR|=0x00000002;//PLL作为系统时钟
while(temp!=0x02)    //等待PLL作为系统时钟设置成功
{
temp=RCC->CFGR>>2;
temp&=0x03;
}
}[/mw_shl_code]

如果使用64M系统时钟，Stm32_Clock_Init(16); //系统时钟设置内部时钟64MHz       delay初始化和usmart初始化参数改64就可以了

lujiashun1 · 发表于 2016-1-12 17:32:34

寄存器版本里的两个初始化函数有输入频率的参数，直接delay_init(8) uart_init(8,115200)不就可以了 8就是8MHz

正点原子 · 发表于 2016-1-12 23:12:25

你先得知道自己的主频是多少.

Andy天涯共此时 · 发表于 2016-1-13 13:48:00

lujiashun1 发表于 2016-1-12 17:32
寄存器版本里的两个初始化函数有输入频率的参数，直接delay_init(8) uart_init(8,115200)不就可以了 8就 ...

不是你说的这么简单吧，我从多方面获悉：如果采用内部HSI时钟作为系统时钟，最大频率为64MHz，而采用外部的8MHz的HSE作为系统时钟，最大频率是72MHz，应该要修改时钟初始化

Andy天涯共此时 · 发表于 2016-1-13 16:13:33

正点原子发表于 2016-1-12 23:12
你先得知道自己的主频是多少.

原子哥，我使用HSI时钟作为系统时钟，最大频率能配置成72MHz（我从多方面获悉，采用HSI时钟作为系统时钟，最大频率好像是64MHz）的吗？如果能配置成72MHz那就好办了。下面是我修改的系统时钟初始化函数，你看看正确吗？
void Stm32_Clock_Init(u8 PLL)
{
unsigned char temp=0;
MYRCC_DeInit();    //复位并配置向量表
RCC->CR|=0x00000001;    //内部高速时钟使能HSION
while(!(RCC->CR>>1)); //等待内部时钟就绪
RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1; 设置APB1为2分频，APB2为1分频，AHB为1分频
PLL-=2; //抵消2个单位
RCC->CFGR|=PLL<<18;    //设置PLL值 2~16
RCC->CFGR&=~(1<<16); //HSI经2分频后作为PLL输入时钟
FLASH->ACR|=0x32;    //FLASH 2个延时周期
FLASH->ACR：闪存存储器接口寄存器

RCC->CR|=0x01000000;    //PLLON
while(!(RCC->CR>>25)); //等待PLL锁定
RCC->CFGR|=0x00000002; //PLL作为系统时钟
while(temp!=0x02)      //等待PLL作为系统时钟设置成功
{
         temp=RCC->CFGR>>2;
         temp&=0x03;
   }
}
在初始化延时函数中，将SysTick的时钟源改成了：
SysTick->CTRL |= (1<<2); //SYSTICK使用内部HSI时钟源
fac_us=SYSCLK/8;
程序其他地方没有修改，在调试跑马灯实验，使用逻辑分析仪获取的时间非常不准确。

原子哥，你帮忙给看看怎么处理？

Andy天涯共此时 · 发表于 2016-1-13 17:58:43

lycreturn 发表于 2016-1-12 15:35
[mw_shl_code=c,false]//系统内部时钟初始化函数
//pll:选择的倍频数，从2开始，最大值为16 最大64MHz ...

:

handshake

大牛，非常感谢你！！！经过你的点拨，困扰我好几天的问题终于解决了。后来经过我多次测试，验证了你的方案是最佳的，在使用内部HSI时钟作为系统时钟时，延时大概有千分之二的误差（一般是偏大点），这正好也诠释了原子哥为什么要在mini板、战舰板外置8M晶振的原因，好多时钟都用到72MHz的频率，内部时钟精度不高等等。