OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2486|回复: 2

我认为在IIC总线的停止信号函数的书写中,应该加一个延时

[复制链接]

11

主题

40

帖子

0

精华

初级会员

Rank: 2

积分
107
金钱
107
注册时间
2015-10-29
在线时间
8 小时
发表于 2015-12-19 18:21:28 | 显示全部楼层 |阅读模式
5金钱
void IIC_Stop(void)
{
SDA_OUT();//sda线输出
IIC_SCL=0;
IIC_SDA=0;//STOP:when CLK is high DATA change form low to high
  delay_us(4);
IIC_SCL=1; 
//************************************这是不是缺少一个延时???
IIC_SDA=1;//发送I2C总线结束信号
delay_us(4);  
}

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

72

主题

2711

帖子

2

精华

论坛大神

Rank: 7Rank: 7Rank: 7

积分
3505
金钱
3505
注册时间
2014-8-4
在线时间
696 小时
发表于 2015-12-19 19:55:20 | 显示全部楼层
你测试加和不加有什么区别吗
以我资质之鲁钝,当尽平心静气、循序渐进、稳扎稳打之力。
回复

使用道具 举报

3

主题

2178

帖子

2

精华

论坛大神

Rank: 7Rank: 7Rank: 7

积分
3323
金钱
3323
注册时间
2013-7-19
在线时间
195 小时
发表于 2015-12-19 20:24:42 | 显示全部楼层
加延时有时候只是怕芯片反应不过来,只要高低电平时间间隔满足芯片要求即可
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-5 09:38

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表