OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2846|回复: 1

STM32的外部晶振和PLL怎样使用形成SYSCLK时钟

[复制链接]

349

主题

520

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1625
金钱
1625
注册时间
2014-7-11
在线时间
285 小时
发表于 2015-10-9 17:52:47 | 显示全部楼层 |阅读模式
5金钱
STM32的外部晶振和PLL怎样使用形成SYSCLK时钟
原子哥,我看了STM32时钟树,SYSCLK时钟有3个来源,如果PLL倍频器参与的话,是不是SYSCLK时钟就是外部时钟的倍数了?可不可以不使用?如何设置?

最佳答案

查看完整内容[请看2#楼]

F103  LL就2种时钟输入,  一个是外部时钟,  另一个来源是内部时钟2分频 使用外部时钟,  SYSCLK当然是外部时钟的倍数(这个倍数就是PLL倍频数)
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2170

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5781
金钱
5781
注册时间
2013-11-22
在线时间
1212 小时
发表于 2015-10-9 17:52:48 | 显示全部楼层
F103  LL就2种时钟输入,  一个是外部时钟,  另一个来源是内部时钟2分频
使用外部时钟,  SYSCLK当然是外部时钟的倍数(这个倍数就是PLL倍频数)
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-18 12:34

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表