STM32F103上SPI外设的SCK引脚的疑问

快乐每一天

如题，如果SPI在18MHz时，并且为SPI_CPOL_Low，我用示波器观察过SCK引脚的波形，发现低电平达不到0V，高电平达不到3.3V，而且相差较多，这是不是意味着某种结果，比如SPI外接一个AD，工作在SPI   18MHz下，STM32F103的SCK的高低电平不满足AD数字输入高电平和低电平范围的要求，也就导致AD无法工作在18MHz下？

xuande

回复【8楼】 快乐每一天 :
---------------------------------
1、可能你的CPU是1xx或者2xx，4xx可以更高。
2、对，在SCK有效边沿时，看MOSI、包括MISO的幅值；其他时间没有意义。
3、对，是指数据线。持续的时间，要看接收方的要求。下面就是个例子：

注意，有些时间只给出最大值，有些却相反，可以想想为什么，对理解时序有很大帮助。

4、合理。

个人感觉：18M稍有些勉强；如果一定要用，恐怕布线上要下功夫。边沿不够陡峭，意味着PCB线条的电容太大。

xuande

厂家的标准，我们很难知道。
对我们来说，重要的是怎么用。

比如上面 STOP Condition Setup Time，t(SUSTO)这个参数，
最小值是 600ns （或者160ns），

我们实现的时候，肯定要比这个时间稍微长一些，越长越可靠，比如630、650甚至700、800，留出足够的余量，
而边缘的上升时间、下降时间相对比较小，淹没在余量中。

如此，刚才这个边缘问题，就可以忽略了。

这样做，就避开了这个问题。

xuande

高低电平究竟是多少？

如果真的“相差太多”，低不是低高不是高，那就不是多少MHz的问题，是根本不能通信的问题。

快乐每一天

回复【2楼】xuande:
---------------------------------
低电平我没看，SCK的第一个脉冲上高电平超过2.2V的时间长度为8ns左右，最大也就2.4V吧。后面的脉冲都比第一个脉冲要好，超过2.2V的时间都大于8ns，电压能达到2.5、2.6V的样子。是我测的结果不对吗？

xuande

最小2.2v，确实有点低。一般应当在2.9v以上。 但也可能是边缘部分的假象。
最好把波形照片贴出来，反应数据与SCK的对齐关系的波形图。

查配置、硬件，必要时割断线路再测，分清是CPU端还是设备端的问题。

快乐每一天

回复【4楼】xuande:
---------------------------------

图片我贴上来了，见下面。

这里给出配置;
    SPI_InitStructure.SPI_Direction = SPI_Direction_2Lines_FullDuplex;
    SPI_InitStructure.SPI_DataSize = SPI_DataSize_8b;
    SPI_InitStructure.SPI_CPOL = SPI_CPOL_Low;
    SPI_InitStructure.SPI_CPHA = SPI_CPHA_2Edge;
    SPI_InitStructure.SPI_NSS = SPI_NSS_Soft;
    SPI_InitStructure.SPI_BaudRatePrescaler = SPI_BaudRatePrescaler_4;
    SPI_InitStructure.SPI_FirstBit = SPI_FirstBit_MSB;
    SPI_InitStructure.SPI_CRCPolynomial = 7;
    SPI_InitStructure.SPI_Mode = SPI_Mode_Master;
    
    /* 使能 SPI1 */
    SPI_Cmd(SPI1, ENABLE);

快乐每一天

图1 18MHz的SCK（黄色代表SCK，蓝色代表STM32的MOSI，发送0xA9）

图2 9MHz的SCK（黄色代表SCK，蓝色代表STM32的MOSI，发送0xA9）

我是用的一个STM32F103的开发板来做实验的，做了一个18MHzSCK和9MHzSCK的。没有接外设，示波器探头直接连接的引脚。

xuande

你这配置，SCK下降沿时数据有效，对吗？

这个波形应当没问题，幅值、对应关系很好了。

18M的波形稍差些，把输出管脚的速度调高些，再看。

另外，看幅值大小，要看SCK有效边沿对应的情况。

在SCK有效边沿的位置，数据幅值必须足够；在无效边沿，数据幅值可以随意。

快乐每一天

回复【7楼】xuande:
---------------------------------
谢谢！
1.IO口的速度已经设置为最大50MHz了。

2.您这里说“看幅值大小，要看SCK有效边沿对应的情况”，是指看MOSI的输出数据幅值吗？

3."在SCK有效边沿的位置，数据幅值必须足够",这个里面数据幅值必须足够是指的MOSI的引脚上，数据幅值要满足从机的输入范围要求内，那该幅值要持续多长时间呢？

4.18MHz下，SCK引脚的波形合理吗？

快乐每一天

回复【7楼】xuande:
---------------------------------
还有就是，SCK、MOSI是否需要加上拉电阻，还是下拉什么的？

xuande

回复【9楼】快乐每一天:
---------------------------------
我从来没有上拉或者下拉过，真的是多余。

但也许在这里会有些效果？不知道了。

快乐每一天

回复【11楼】xuande:
---------------------------------
您这个图上圈出来的时间是从下降沿算起的，下降沿应该是一个斜率不断变化的曲线，不是一个纵轴的直线，那从下降沿算起是从下降沿的哪个点算起呢？
是从下降沿上满足接收方数字输入低电平的最大值这个点算起吗

快乐每一天

回复【11楼】xuande:
---------------------------------
我的示波器是不是用的太低档了？是泰克的TDS2012

xuande

回复【12楼】快乐每一天:
---------------------------------

问得好。
要回答，需要写很多文字，还可能需要配上图。

xuande

厂家测量的时候，其实也存在同样的问题。

看这个图，就是你说的情况：

xuande

总之，具体从边缘的哪个点开始测量，没有精确的答案。

2013的弹子球

回复【11楼】xuande:
---------------------------------学习了嘿嘿

快乐每一天

回复【16楼】xuande:
---------------------------------
恩，这个问题明白了，谢谢

快乐每一天

回复【11楼】xuande:
---------------------------------
这边的图上有个下降沿至数据输出的有效时间最小值为5ns，而没有给出最大值，那可不可以这样理解，这个值可以达到很大？

aozima

探头10X，
这么高频率经过探头那么长线还能看到不错了。