关于原子 jtag 中的上下拉电阻有什么用求解？

李少帅 · 发表于 2015-8-8 13:55:03

RT

如果换成 SWD的话是不是如下图就ok了

lycreturn · 发表于 2015-8-8 13:55:04

这两种方式各有优缺点，如果IO 口不够用，或者考虑体积问题，当然可以用SWD
STM32F1的JTAG接口内部是有上下拉的，但毕竟是弱上下拉，外部加上上下拉更稳定，外部不接上下拉也应该是可以用的

李少帅 · 发表于 2015-8-8 14:01:29

为了避免出现任何不受控制的I/O电平，STM32F10xxx在JTAG输入引脚内部嵌入了上拉和下拉电阻：
------------已经嵌入了还要干嘛？？

李少帅 · 发表于 2015-8-8 16:09:30

回复【3楼】lycreturn:
---------------------------------
所以 swd 我画的应该是可以的吧！！

lycreturn · 发表于 2015-8-8 17:58:11

回复【4楼】李少帅:
---------------------------------
可以的。。。

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2