adc lt1864，时序关系看不懂啊，求帮助！谢谢！

珊瑚海

The LTC1864 conversion cycle begins with the rising edge of CONV. After a period equal to tCONV, the conversion is finished. If CONV is left high after this time, the LTC1864 goes into sleep mode drawing only leakage current. On the falling edge of CONV, the LTC1864 goes into sample mode and SDO is enabled. SCK synchronizes the data transfer with each bit being transmitted from SDO on the falling SCK edge. The receiving system should capture the data from SDO on the rising edge of SCK. After completing the data transfer, if further SCK clocks are applied with CONV low, SDO will output zeros indefi nitely. See Figure 1.

tconv 是量化时间吗？ 那 tsmpl是采样时间吗？  何时采样 何时量化 何时输出，不太懂。求解，谢谢！

正点原子

tconv ，是转换时间吧。
Tsmpl就是输出数据了。。。

珊瑚海

回复【2楼】正点原子:
---------------------------------
我现在想是不是这样子： 第一次16个时钟周期采样，然后量化，然后在下一个16个时钟周期中采样下一个量，同时输出上一个量，所以采一次数据的时序是  16个时钟周期采样-tconv-16个上升沿输出数据，是这样吗？谢谢

正点原子

回复【3楼】珊瑚海:
---------------------------------
有可能吧，这个你得看数据手册了，呵呵

珊瑚海

回复【4楼】正点原子:
---------------------------------
嗯嗯，谢谢原子哥！

vitasnokia

楼主，好不容易搜到你的帖子，我现在也用这个芯片，请问你现在弄好了吗，我现在遇到的问题是不管用spi还是用io模拟时序去读取数据都不行，求指教啊