JTAG swd reset引脚问题

jimmjimm

今天发生一件很奇怪的事,同事给我一块板子第一次烧写没有问题,第二次烧写的时候就出现
**JLink Warning: S_RESET_ST not cleared
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
* JLink Info: Core did not halt after reset, trying to disable WDT.
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
**JLink Warning: S_RESET_ST not cleared
* JLink Info: Found SWD-DP with ID 0x1BA01477
* JLink Info: Found Cortex-M3 r1p1, Little endian.
**JLink Warning: S_RESET_ST not cleared
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
* JLink Info: Core did not halt after reset, trying to disable WDT.
**JLink Warning: CPU did not halt after reset.
**JLink Warning: CPU could not be halted
**JLink Warning: S_RESET_ST not cleared
**JLink Warning: CPU could not be halted

看着应该是reset引脚的问题,可是为什么第一次烧写又没问题?我的程序也只是while(1);而已
这里是swd部分的电路

boot0/1都接地了

量reset脚reset一直为低,有点不明白是哪里问题

jimmjimm

有人能帮帮忙么

jimmjimm

问题2:我把boot0拉高,从系统存储器启动,还是一样的问题,这就奇怪了,为什么第一次可以呢

sdwhupk

我用的时候把电源也加上了，一共是6个管脚。
你可以参考下。

jimmjimm

回复【4楼】sdwhupk:
---------------------------------
我现在是clk,io,gnd,vcc,rst. rst去掉也是一样问题,NRST引脚一直只有0.1-0.2v左右.VCC去掉连芯片都无法识别了.
我现在都怀疑是芯片坏了

xuande

一直是同样的用法，没有这个问题。

CPU 硬件问题的可能性大。

w417074951

我画STM32的板子都是4个脚，3.3V,GND,CLK,DIO.就没问题的，没有RST都可以的，所以这个不一定是那个脚的问题，你悬空试试，前提BOOT0和BOOT1下拉接地。

jimmjimm

我很疑惑..........莫名其妙就好了.......而且是三块板子一起好...............这到底是为什么...................NRST的电压也变正常了...........到底发生了什么........

我感觉自己快爆炸了,一个下午.......就为了这破事.....

帅帅的我

没有复用sw调试线, 就不用接.  如果复用了, 烧写一次程序后, 再次烧写就需要接reset.

binzhang

我的stm32也出现了这个问题，刚开始烧写程序都很正常，不知道怎么的用jlink程序就烧不进去了，但是能搜到芯片，rest引脚也是一直位低电平，我强行拉高也不行。请问你的问题解决了么？