OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 13990|回复: 1

菜鸟请教STM32外部晶振电路

[复制链接]

15

主题

53

帖子

0

精华

初级会员

Rank: 2

积分
141
金钱
141
注册时间
2015-5-14
在线时间
6 小时
发表于 2015-7-14 09:32:15 | 显示全部楼层 |阅读模式
5金钱
最近开始画原理图,首先就是最小系统啦,参考战舰开发板、某火开发板、官方的硬件开发使用入门的外部晶振电路,都各不相同,又看了ST的晶体振荡器电路设计指南,还是有些不懂啊。我的理解是调整两个外部电容,使之与晶振的负载电容相等,看看战舰板上是22pF,难道8M晶振的负载电容是10pF?还有并联1M的电阻起什么作用呢?不加限流电阻是因为晶振功耗低?

最佳答案

查看完整内容[请看2#楼]

因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。   1在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。  2工作良好的振荡波形应该是一个漂亮的正弦波,峰峰值应该大于电源电压的70%。    若峰峰值小于70%,可适当减小OSCI及OSCO管脚上的外接负载电容。    反之,若峰峰值接近电源电压且振荡波形发生畸变,则 ...
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

7

帖子

0

精华

新手上路

积分
37
金钱
37
注册时间
2015-6-11
在线时间
2 小时
发表于 2015-7-14 09:32:16 | 显示全部楼层
因为每一种晶振都有各自的特性,所以最好按制造厂商所提供的数值选择外部元器件。
 
1在许可范围内,C1,C2值越低越好。C值偏大虽有利于振荡器的稳定,但将会增加起振时间。 
2工作良好的振荡波形应该是一个漂亮的正弦波,峰峰值应该大于电源电压的70%。
   若峰峰值小于70%,可适当减小OSCI及OSCO管脚上的外接负载电容。
   反之,若峰峰值接近电源电压且振荡波形发生畸变,则可适当增加负载电容。   
   例子:若取中心值15pF,则C1,C2各取30pF可得到其串联等效电容值15pF,这个值与晶振内部等效电容接近最好,
            如果要达到8pF(内部电容的),则要选择外部两个电容为15pF,
            通常厂家建议的外接负载电容为10~30pF左右。并且C1,C2使用瓷片电容为佳。 
3用示波器检测OSCI(Oscillator input)管脚,容易导致振荡器停振,原因是:部分的探头阻抗小不可以直接测试,可以用串电容的方法来进行测试。
4当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K).要稳定波形是并联一个1M左右的反馈电阻,电阻使稳定,并加速晶振起振时间
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-6-20 06:02

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表