求助FPGA代码大致意思

北方的马克思

[mw_shl_code=c,true]module beep_scream ( input clk_ms, input reset, output reg beep ); reg[27:0] count; always@(posedge clk_ms) begin count <= count + 1'b1; end //////////////////////////////////////// always @(count[9]) begin beep = !(count[13]&count[24]&count[27]); end endmodule[/mw_shl_code] [mw_shl_code=c,true] [/mw_shl_code] [mw_shl_code=c,true]请高手们解释一哈always @(count[9])这段代码意思，还有为什么count不清0也可以？clk50MHz。[/mw_shl_code]

tangkunjyy

计数器count一直累加，当count[9]发生变化（posedge或negedge）时，beep根据beep = !(count[13]&count[24]&count[27]);相应变化。count一直加到2^28-1时溢出，相当于清0了，应该是这样

正点原子

帮顶.....