stm32f107时钟配置和滴答定时器遇到问题

XUZJWWSZ · 发表于 2015-4-22 15:31:59

上图是stm32f107的时钟树，请问系统滴答定时器的时钟来源只有HCLK或者HCLK八分频么？
因为我做了一个实验，就是改变system clock，发现系统滴答定时器不受影响，而Tim2受影响。HCLK来自system clock这样说应该没错吧。那么system clock改变了为什么与HCLK相关的系统滴答定时器没收到影响呢？

XUZJWWSZ · 发表于 2015-4-22 15:32:00

原来问题在这里：

在设定两次中断的滴答次数之前，调用了一个获得系统时钟的函数：

在函数里面有一个外部晶振的值是事先定义好的：

它的定义位置如下图：

原来定义HSE_VALUE是25Mhz，改成20M就好了。

XUZJWWSZ · 发表于 2015-4-22 15:51:08

下面叙述我的实验过程：
这问题都来自于更换晶体。
原先买的开发板，用的25Mhz晶体，它的时钟配置我研究了一下：
应该是HSE首先在PREDIV2处5分频变成5M，
然后再经过PLL2MULL 8倍频变成40M。
40Mhz的PLL2CLK来到PREDIV1SCR的多路选择器，并且被选通。
进过多路选择器的40Mhz被PREDIV1 5分频变成了8Mhz
再经过一个多路选择器8Mhz被PLLMUL 9倍频变成了72Mhz的PLLCLK,
最后PLLCLK被选为系统时钟。
它的代码在楼下

XUZJWWSZ · 发表于 2015-4-22 15:54:19

可以确认define了STM32F10X_CL,对这段代码的更改也影响了tim2定时器，通过示波器观察到毫秒级别的明显变化。

XUZJWWSZ · 发表于 2015-4-22 16:03:11

在新的板子上没有25M晶体了，我只好用20M晶体代替，原来的例程里是25/5*8/5*9=72。我换了晶体之后用20/4*8/5*9=72不就行了么。于是我对下面代码做了更改：
原来是：
RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);

更改之后是：
RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV4 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);

只是把第二段的RCC_CFGR2_PREDIV2_DIV5换成了RCC_CFGR2_PREDIV2_DIV4，程序下载后tim2定时器准确工作,说明获得了72Mhz的system clock。
但是滴答定时器却不准了。延时10ms变成了延时12.5ms。这不刚好是20M与25M的比例么！
也就是说系统滴答定时器绕过system clock直接受到了外部晶体HSE的影响，是在不理解是为什么，还是我前面的推断哪里出错了。