C8051f340的clock用timer1来控制，时钟频率控制的问题

进击的小菜鸟

我这个timer1时钟对其设置时钟频率怎么不对啊，怎么改？我就想输入50000的时候时钟频率就是50k(Hz)输入30000就是30k(Hz)
#define SYSCLS 12000000

void Timer1_Init(ulong SMB_FQ)
{
    uchar SCALE;
    if ((SYSCLS/SMB_FQ/3) < 255)
    {
        SCALE = 1;
        CKCON |= 0x08 ;
    }
    else if ((SYSCLS/SMB_FQ/3/4) < 255)//使用4分频
    {
        SCALE = 4;
        CKCON |= 0x01;
        CKCON &= ~0x0A;
    }
    else if ((SYSCLS/SMB_FQ/3/8) < 255)//使用8分频
    {
        SCALE = 8;
        CKCON |= 0x03;
        CKCON &= ~0x08;
    }
    else if ((SYSCLS/SMB_FQ/3/12) < 255)//使用12分频
    {
        SCALE = 12;
        CKCON |= 0x03;
        CKCON &= ~0x0B;
    }
    else if ((SYSCLS/SMB_FQ/3/48) < 255)//使用48分频
    {
        SCALE = 48;
        CKCON |= 0x03;
        CKCON &= ~0x09;
    }
    TMOD = 0x20;
    TH1  = 256 -(SYSCLS/SMB_FQ/SCALE/12);
    TL1  = TH1;
    TR1  = 1;
}

正点原子

帮顶....

进击的小菜鸟

回复【2楼】正点原子:
---------------------------------
原子哥，这个clock能设置出来了，但是有个问题，见下楼

进击的小菜鸟

这里用到预分频计数器，看资料是说Timer1 configured to overflow at 1/3 the rate defined by SMB_FREQUENCY，但是为什么scl的最大频率为timer1的溢出频率的三分之一啊？                                       现在已经可以随意改时钟了，就是这个问题没解决，代码如下
void Timer1_Init(ulong SMB_FQ)
{
     PCA0MD &= ~0x40;    //stop WDT
    OSCICN |= 0x83;        //SYSCLK为内部高频正当期输出
    RSTSRC = 0x04;        //使能丢失时钟监测器

   uchar SCALE = 1;
    if ((SYSCLS/SMB_FQ/3) < 255)
    {
        SCALE = 1;
        CKCON |= 0x08 ;
    }
    else if ((SYSCLS/SMB_FQ/3/4) < 255)//使用4分频
    {
        SCALE = 4;
        CKCON |= 0x01;
        CKCON &= ~0x0A;
    }
    else if ((SYSCLS/SMB_FQ/3/8) < 255)//使用8分频
    {
        SCALE = 8;
        CKCON |= 0x03;
        CKCON &= ~0x08;
    }
    else if ((SYSCLS/SMB_FQ/3/12) < 255)//使用12分频
    {
        SCALE = 12;
        CKCON |= 0x03;
        CKCON &= ~0x0B;
    }
    else if ((SYSCLS/SMB_FQ/3/48) < 255)//使用48分频
    {
        SCALE = 48;
        CKCON |= 0x03;
        CKCON &= ~0x09;
    }
    CKCON |= 0x08 ;
    TMOD = 0x20;
    TH1  = -(SYSCLS/SMB_FQ/3/SCALE);
    TL1  = TH1;
    TR1  = 1;
}