目录
表目录
图目录
1 概述1.1 EOS定义电气过应力（Electrical Over Stress，EOS）是电子元器件常见的损坏原因。当设备加载的电压、通过的电流或设备中耗散的功率，超过最大限制并导致立即损坏或故障，或潜在损坏导致其寿命不可预测地缩短时，电气设备就会遭受电气过载，即EOS。
EOS事件一直是电子行业产品故障和质量问题的主因，对整个产业链（OEM，系统供应商，模块供应商和芯片供应商）来说可能是最昂贵的。在解决EOS故障时，所花的时间、人力和机会成本方面往往代价高昂。在大多数应用中，客户遭遇到疑似EOS故障时，故障设备将返回给供应商，并使用供应商资源来诊断故障并确定故障的根本原因。根据返回的系统或设备数量，除非找到故障机制的根本原因并实施有效的修复或解决方案，否则可能会影响整个系统的长期可靠性，通常会导致最终产品周期时间和批量生产的延迟。
随着芯片技术的发展和电压的降低，以及系统变得越来越复杂，产生EOS事件所需能量一直在减小，并且损坏可能涉及设备的更大面积。
1.2 EOS损坏特征EOS损坏的各种原因在芯片中产生了许多不同的损坏特征。误操作、信号/电源过冲或错误用法常常导致封装和芯片材料的损坏，并且比ESD事件更广泛。这些原因导致的大功率瞬变可能造成的损坏包括：金属烧毁、熔断开合线、封装熔化、分层、短路，以及硅或基板区域的熔孔。通常，EOS的损坏特征可以通过光学方式看到，可能损伤多个区域，涉及不同的失效机制。
对比于场感应事件、人体放电或器件放电这类的损坏，通常会导致较小区域局部的损坏，涉及较少的面积和特定的材料变化，这类损坏往往只是器件的一个或多个晶体管栅极氧化物中的针孔或电流路径中一个或多个器件中的结损坏，和EOS造成的损坏程度有明显不同。
1.3 遭遇疑似EOS损坏应收集的信息EOS损坏的根本原因诊断需要理解损坏时的具体应用细节，通常涉及以下内容：
l 器件在应用或系统中发生损坏的具体位置
l 损坏时的环境条件
l 应用中电路板的原理图和布局图
l 损坏时电源、地和I/O连接的电压的详细信息
l 任何可能损坏的「前兆」
l 客户退回设备的实际百分比
1.4 EOS故障原因分类根据ESD行业委员会调查显示，EOS故障原因分类占比如下（不同颜色代表不同调查企业）：
图1. EOS故障原因占比
l Misapplication：最广泛的EOS损坏原因是错误使用。包括热插拔、测试期间电源意外过压、组件误插或未对准等；
l Unknown：第二高百分比原因是「未知」，即无法或无法追查到根本原因；
l ESD：占比第三；
l EMI：占比最低，包括耦合和外部非接触事件。占比低可能是由于难以找到此类别的根本原因。
1.5 绝对最大额定值（AMR）AMR定义：可以施加到设备的最大值，超过该值可能会发生损坏（潜在或其它）。绝对最大额定值可以指电压、温度、电流和任何其它可能损坏设备的参数。
任何AMR级别都需要与可接受的时间故障（FIT）值相关。
图2. 最大额定值AMR的图形解释
l 安全操作区（A区）：制造商设计设备运行的区域。
l 操作限制区（B区）：不保证设备按指定运行，但预计设备不会受到物理损坏，在该区域长时间运行设备也可能导致可靠性问题。B区的上限是AMR。在AMR之外，用户应该预计到会出问题。
超过AMR还有两个电气过应力区域：
l 潜在损坏区域（C区）和直接损坏区域（D区）：请注意，潜在损伤和即时损伤之间的过渡受正常过程变化的影响，如黄色S曲线所示。
此外，并非每个设备在遇到高于AMR（C区）的事件时都会立即出现故障。但是，这仍然是一个EOS事件，被认为是潜在损坏的高风险，并且可能在未来造成永久损坏。在任何时间段内超过任何AMR，则会发生EOS事件。
1.6 芯片EOS损伤机理分析EOS造成的组件损伤可以以多种不同的方式表现出来。简单单个EOS脉冲的总能量由方程：
能量（J）= 电压（V）x电流（A）x时间（秒）定义。这意味着损坏程度是造成损坏事件的功率和持续时间的函数，电路和器件构造是其它方面因素。EIPD（电致物理损伤）症状的范围从单个晶体管到损伤部位附近导电金属的实质移动，如果系统故障是灾难性的并且在初始故障发生后持续，也可能导致与故障的原始原因无关的二次损坏。这使得了解导致EOS损伤和继发症的机制对于确定损伤原因至关重要。
控制EOS损伤程度的三个关键因素是电压、电流和时间，对这些因素的敏感性取决于制造工艺技术和设计，了解这些影响对于确定可能的原因至关重要。
电压和时间
电压和时间的影响对于可靠性工程师来说是众所周知的，HTOL测试就算这种效应的一个典型例子。可靠性工程师必须在压缩的时间内模拟设备的寿命，以保证设备在正常条件下能够存活一段时间，这通常是通过对一组器件进行高压和高温操作来实现的，然后使用理论和经验推导的方程对器件老化进行建模并计算预测的器件寿命。
1. 栅极氧化物（gate oxide）击穿：电压升高会显著影响晶体管栅极氧化物，其影响与时间呈指数关系。略高于标称值的电压可能需要数月才能产生明显的效果，而极高的电压可以在几分之一秒内产生效果。栅极氧化物上的电压应力升高导致的一些机制包括热载流子注入（HCI）、瞬态介电击穿（TDDB）和偏压温度不稳定性（BTI）。
2. 层间电介质（interlevel dielectric）击穿：如果半导体内部两个隔离导体之间的电压电位足够高，电介质可能会击穿并形成导体之间的导电路径。如果在击穿点发生足够大的焦耳热，该点可以扩散从而导致附近的金属短路，电流增加，导致失控情况。
3. 结（junction）传导：最常见的EOS形式发生在结传导过多电流时，导致硅熔化或损坏。PN结是最基本的半导体结，形成一个电路元件，当两端加一个电压时，该元件会传导电流，但当电压极性反转时，该电路元件会阻止电流。这些操作模式分别称为正向偏置和反向偏置，一但两端的偏置超过临界电压阈值，就会产生电流传导。
电流和时间
虽然EOS感应的电压会导致栅极或介电击穿，但EOS感应的过大电流会导致足够的焦耳热，从而导致电路故障，过度的焦耳热也会增加对上述一些电压与时间的敏感性。
高电流可能是施加到低阻抗路径上的高电压结果，当电路板上的另一个组件发生故障，导致高电压短路到低压引脚时也可能引起这种情况。金属导体中过度的焦耳热会导致金属膨胀，如果膨胀过度，对薄膜的机械效应会导致故障，如下：
1. 扩散屏障破裂：铜等金属具有薄的屏障层，该屏障层机械包裹金属并将导体与电介质物理隔离。电流引起的焦耳加热导致金属膨胀，这增加了金属屏障层的内部压力，如果屏障层由于压力破裂，则铜可以挤出或迁移过裂缝并进入电介质中，一旦发生这种情况，就可能发生失控和灾难性故障。
2. 金属损伤：焦耳热产生的高温可能会高到足以使金属物理转变为塑性或熔融状态，在这种状态下铜可以从金属线上的一个点流动到另一个点，这可能导致二次短路和机械损坏。
2 芯片EOS产生的根本原因电气过应力根因的三种基本分类：
l 无电操作
l 带电操作
l 交变感应和开关切换
图3. EOS根因分类图
据调查，EOS最常见发生在带电状态，事件可能如：上电时的过冲、不正确的上电顺序、电磁干扰、热插拔。
在分析EOS问题时，充分描述和量化问题非常重要，典型的方法是：
l 对受损器件的发生和分析进行如实描述：What?
l 电气失效机制的再现和应力路径分析：How?
l 通过对真实情况以及应力源与损坏部件之间的相互作用进行定量评估，从而检测根本原因：Why?
2.1 无电状态下EOS损坏没有简单的方法来辨别任何放电引起的EOS事件，因为放电事件太宽泛。在讨论EOS时，首先想到的是ESD（静电放电），但两者之间略有不同。
ESD本身是很容易通过跟踪事件的电流与时间进行建模，可以通过指定脉冲上升时间、峰值电流、极性、电荷转移、能量转移、功率耗散、震荡频率和持续时间来进一步检查电流波形。不幸的是，这些参数仅在放电发生的时间点有效，仅仅改变其中一个参数就可以产生不同的设备/系统响应。这些参数高度依赖于环境和产品本身，因此重复任何现实中的ESD事件都很有挑战性。实际的真实世界放电电流波形是特定情况的，与标准化HBM或CDM波形几乎没有相似之处，但是标准ESD波形能够再现类似的故障特征。因此，我们可以使用CDM来表示快速、短时间的器件级ESD事件，使用HBM来表示慢速、长时间和低电流事件，在系统级，CDE（电缆放电事件）和CBE（充电板放电事件）表示常见的现实生活事件，HMM代表高电流脉冲过后紧接着的低振幅残余脉冲的场景。
虽然设备不带电状态中的电应力是EOS根本原因的一部分，但ESD和其它EOS类型的损伤之间通常存在差异。这具有实际重要性，因为芯片器件在面对未组装期间的ESD事件只能依靠芯片本身的保护电路，但由于半导体技术中的器件尺寸非常小，芯片上的保护电路只能处理相对较低的能量。使用故障分析方法来发现芯片上的物理损伤，并将检测到的故障特征与ESD事件或其它EOS类型的损伤联系起来，这是一种广泛应用的方法。在这种情况下，有一种常见的误解，即提高HBM或CDM的等级（提高ESD健壮性）有助于增加系统的EOS健壮性。这是不正确的，虽然ESD描述了一种特定的电应力情况，但EOS是超过AMR值的结果，这可能是由于多种根本原因造成的（见图3），因此，增加ESD健壮性以避免EOS的想法不是一种有效的方法，甚至可能会导致错误的优化策略。
在不带电状态的分支中，可能的根本原因包括：外部带电电源放电到设备；正在放电的充电设备/系统或设备/系统位于放电发生时的静电场。需要注意的是，无电状态的EOS原因类似于ESD，但可能与HBM/CDM测试波形特征没有特别联系。虽然知道ESD仅占EOS事件原因的一小部分，但优化工厂的ESD防治措施实际上还是会解决一小部分与EOS相关的损害。
有效的ESD控制程序可以避免装配线上的充放电，这里必须考虑一系列因素：地板、鞋子、仓库、运输箱、系统托盘、输送机和组装到最终客户系统的塑料材料。例如：组件通过工作台或输送机进行运送，被放置在绝缘塑料上，这样设备在组装过程中不能正确接地，如何确保这些塑料部件没有给电子设备充电是系统组装和现场操作过程中的一个主要挑战。
图4. 配线上输送机ESD风险
2.2 带电状态下的EOS损坏带电状态的EOS按根本原因分为许多不同的类别，本文仅讨论其中的几个：热插拔、系统级ESD和误用与系统设计薄弱。
2.2.1 热插拔相关的EOS根据感应定律，如果螺线管和线圈中的电流突然中断，将产生感应电压。例如，这种螺线管和电线可以在现代电子设备中大量找到。热插拔是指一种突兀的改变电流的方式，不管它是否有意。在「热」条件下，每次断开和接触的变化就意味着电流的变化，因此可能产生危险的感应电压。由于连接器内部的接触引脚是间隙性的，在一次连接过程中可能会发生多次这种情况，从而带来更大的风险。
热插拔每天在大量应用中发生。以汽车行业为例，在汽车领域，热插拔是不可避免的，在关闭汽车点火装置后，为了安全和舒适性，仍然需要几分钟的时间来直接由电池供电。如果在此期间发生任何插拔事件，则不知道是否仍提供电源连接。如果是，插拔过程可能会通过电流变化产生感应电压。热插拔可以产生电压峰值的爆发，它可以通过线束传输到汽车任何部件。结果可能是在汽车某个部位的热插拔事件会破坏另一端的电子设备，并导致EOS损坏。
为了避免热插拔产生EOS造成损坏，许多行业通过延长接地触点引脚，达到先插后断（first mate lastbreak，FMLB）的接地效果来解决。在热插拔过程中，接地触点首先结合最后断开，从而确保了100 %可靠的接地电位参考。这样的热插拔，能量总是被引导到目标路径。但是，如果缺少了FMLB特性，接地触点意外没有接地，电源在热插拔过程的开始或结束时被迫寻找替代路径。在这种情况下，无法预测哪个设备或组件可能会被破坏，但可能的损坏取决于所有相关设备的过应力强度和坚固性。但是，不应得出结论认为被破坏的设备存在弱点，因为根本原因是热插拔本身。
到目前为止，FMLB在制造行业中还不是标准配置。因此，由于缺乏FMLB，热插拔非常危险。例如在产品的装配，操作，维护和维修过程中，意外的热插拔会发生，如：
l 工人将设备组装到产品时没有意识到设备已经上电，存在电压。
l 在「故障隔离」期间，组件在通电系统中被移除和更换。
l 触点松动：例如电池充电被未固定的连接器中断（这种情况称为负载突降），或ECU测试适配中的触点断开，或在产品制造商的生产线上有松动的触点。
2.2.2 系统级ESD相关的EOS系统级ESD是一种放电事件，主要发生在终端客户操作期间，典型的故障是软故障，可以由系统本身或操作员恢复，在极少数情况下数十安培的过高ESD放电会造成物理损坏，如果后者超过系统设计和规格指定级别，则将其视为EOS事件。
系统级ESD设计大量利用过去的设计经验和通过/失败的测试结果来确定要纳入新系统设计中的ESD保护措施。设计人员在电路板上添加了ESD保护装置，以防止I/O端口和系统中的外部接口受到ESD损坏。这些ESD抑制器件可以根据系统级完成的测试结果来决定装配与否。
IEC61000-4-2测试的挑战之一是假设系统始终处于关闭状态，位于接地台上，所有外围设备都已连接，并且系统已接通电源。这为ESD创造了一个非常乐观的环境，因为它假设一切都接地，没有任何悬空的信号，引脚未暴露或测试，这样无法模拟真实世界的条件。当外部和内部环境发生变化时，就会出现挑战。此外，随着芯片内部ESD裕量的降低，了解芯片输入端存在哪些裕量以选择正确的电路板保护变得越来越重要。然而，很少有工具和方法可以使设计人员轻松了解设计包含的ESD裕量，因此很难评估ESD裕量与负载、布线、速度和成本之间的权衡。
2.2.3 系统设计薄弱和误用相关的EOS电气过载保护需要考虑系统级因素。有时为了在保护、性能和成本之间实现充分的平衡，需要做出妥协，但基本系统级保护仍需充分考虑。例如对外接口若未串接限流电阻或RC滤波，或未使用TVS/ESD等防护器件做保护等系统设计薄弱点，经常是引发EOS的主要起因。雅特力收集许多此类系统设计防护的要点和建议实施方法，请参照AN0078「AT32微控制器硬件设计指南及抗ESD/EFT设计要点」。
如果在设计阶段识别出EOS风险，则将在数据表、用户手册和应用说明中提供警告和注意事项。当故障是由使用不当引起时，尽管有现有的警告，但根本原因显然是误用。通过识别AMR并遵循制造商的说明和应用说明，可以有效避免因误用而导致的故障。然而，由于人为因素，误用并不总是能够完全避免的。因此，如果被误解，系统级的误用故障可能会被归类为系统设计中缺乏保护。
以下是一个开关稳压器的系统级故障诊断示例：消费类产品中开关稳压器的现场故障率高于可接受水平，稳压器模块的功耗缓慢增加，导致连续操作中潜在的损坏。随机故障的根本原因推测是ESD，因为通过显微镜发现损坏的地方是在ESD保护电路中。详细的ESD分析最终排除了ESD作为根本原因，但是在ESD压力测试的监控阶段，另一个发现是稳压器的基准电压高于标称值。基准电压由软件控制，将开关稳压器的基准电压略微调低，问题得到解决，现场故障率降低。在这种特定情况下，系统制造商忽略电子元件供应商提供的绝对最大额定值，最终造成用户的误用。
2.3 交变感应和开关切换相关的EOS损坏耦合的RF和杂散EMI可以像任何直接施加的电流过应力一样容易引起EOS故障。例如在接收器中，RF前端检测和放大系统，有可能过载并造成电路损坏。
来自系统外部的各种形式的意外感应EMI可能会导致EOS。间接雷击甚至太阳耀斑等自然现象会在配电和通信链路中的长电源或信号线上引起电压和电流偏移。这些干扰通常以他们在系统入口点的传导效应为特征，而不是以引起故障事件链的感应EMI事件为特征。
这些感应源都不一定需要提供导致损坏的过应力能量。虽然它们可能导致超出安全工作区的偏移，但也可能将系统其它位置的故障级联起来，结果烧毁看起来与输入完全无关的器件。
2.4 芯片EOS事件分析的挑战通常，对潜在EOS事件的分析从识别损坏部件开始。为了确定系统或组件无法正常工作的原因，技术专家需要确定系统中的损坏部件，对系统、组件、电路板和器件进行详细检查。初始分析中一个重要步骤是故障隔离和物理故障分析。虽然这种方法不能直接提供实际根本原因的信息，但分析可能会指向电致物理损伤（EIPD）的位置，该位置可能表明根本原因，例如ESD、雷电或大阻抗的放电在系统、电路板和器件上面留下的印记。例如，一个典型电致物理损伤特征表明EOS事件是根本原因，芯片金属布线的熔化面积扩大，这表示能量脉冲非常强大。为了更好的了解应力情况，可以将可疑类型的EOS脉冲应用于系统或电子元件，以便复制现场事件，预期结果是，生成与现场观察到的相同的物理故障特征，可能指示现场中出现的EOS事件类型。但是，有许多脉冲会导致与电致物理损伤相同的印记。即使正确再现了应力波形，也无法进行完整的根本原因分析。还有一种情况是，在某些情况下，单个事件本身是无害的，但可以组合发生，可能会导致EOS事件并造成损害。
为了找到真正的根本原因，在事故现场观察关键参数是必须的。
三个步骤：
1. 发生了什么？What?
l 描述发生故障的情况以及哪个部件出现故障。
l 完成故障分析以识别电致物理损伤并确定可能的原因。
2. 怎样发生的？How?
l 分析应力脉冲的路径及其电参数，如脉冲长度、极性等。
l 希望在供应商或客户站点复制EOS事件，以更好的定位电致物理损伤路径。
3. 为什么发生？Why?
l 了解电应力、受损部位和保护组件在过应力期间如何相互作用。
显然只有良好的供应商与客户沟通，深入了解各种系统组件交互的具体细节，才能获得有意义的分析结果。有意（由于保密）或者无意造成的信息不足，是快速有效分析EOS相关问题的主要障碍。以上分析方法显然是乐观的，在很多情况下故障不能或者很难复现，或者复现的成本非常高昂，导致EOS根本原因无法查明。
3 EOS案例研究本章以下内容收集几笔EOS案例供研讨，这些案例包含一些典型案例和雅特力亲身处理的经历，目的一面是通过这些真实案例来深入了解EOS的本质、分析这些问题的不同方法、得出最后的解决方案；另一面也作为经验分享，提醒客户一些引发EOS的真实场景，能以避免。另外这些案例也证明，最初的故障分析图通常无法揭示根本原因，物理分析是分析中的重要步骤但不是得出根本原因的充分工具。每个案例都需要独特的方法来解决问题，并且在大多数情况下需要供应商和客户之间的密切合作。
3.1 案例一：不正确的ESD认证导致EOS故障发生：
某客户在导入评估时对产品进行ESD鉴定，将ESD认证外包给ESD实验室。客户和ESD实验室发现2 kV HBM芯片失效。故障是通过ESD测试仪上的I-V曲线跟踪确定的。该产品数据表表明3.5 kV HBM。损坏的芯片被退回供应商进行分析。
故障显示：
如下图所示，电气故障特征是GND和I/O短路。
图5. 正常芯片（左）与损坏芯片（右）I-V曲线
如图6所示，物理分析显示金属走线损害，导致ESD保护，这加强了客户认为该器件存在ESD弱点的观点。
图6. 损坏芯片的OM光学照片（一）
失效分析：
最初的ESD认证是供应商使用与当前实验室不同的ESD测试仪完成的。通过比较软件和硬件版本得知最初ESD测试仪使用基于ggNMOST保护方案。据推测，测试人员的不同不太可能是导致结果差异的原因。客户建议供应商使用与ESD实验室相同的测试仪对设备进行重新测试，以证明这一假设。
根本原因：
通过分析ESD实验室测试程序中使用的设置，可以观察到曲线轨迹是通过在-3 V至+50 V范围内，对应电流100 mA，扫描电压来完成的。该器件的负压绝对最大额定值为-0.5 V，正电压为+6.5 V。此外，两个方向的最大电流均为10 mA。ESD保护的触发电压为15 V左右。在图5中可以看出，曲线跟踪触发了保护。因此，确认损坏的根本原因是曲线跟踪超出绝对最大额定值引起的，而不是由2 kV ESD应力引起的。
3.2 案例二：热插拔引起的EOS故障发生：
某客户在A与B两个不同的地点生产了相同的车型。两条生产线都使用了相同型号的安全气囊ECU，两条生产线的产量都相当高。在A处，汽车制造商报告了大量安全气囊ECU故障，而B处没有报告一个安全气囊ECU故障。
故障显示：
对故障安全气囊ECU的分析显示，在所有故障设备的专用集成芯片上都看到了类似的EIPD位置，如下图所示。在本地网络接口的收发器处，由于疑似EOS，中央ESD保护电路的耦合二极管熔化。
图7. 损坏芯片的OM光学照片（二）
失效分析：
为了证明熔化的保护二极管是由导致EOS损坏的事件引起的，而不是由器件弱点引起的，在芯片级别进行了许多试验。在LIN总线端子引脚上通过正负压脉冲施加压力，以重现故障模式。试验表明耦合二极管的熔化只能通过超过规定的绝对最大额定值的正电压脉冲再现，在这种情况下，额定值的上限为+36 V。
对ECU和车辆层面进行了调查，安全气囊ECU的LIN总线端子（ECU1）通过几米长的电缆连接到另一个ECU（ECU2）。
图8. ECU安装位置示意图
实验室试验表明，在ECU2热插拔过程中，ECU1的LIN总线端子上可能会出现明显高于40 V的电压峰值。这是由于触点弹跳、接地触点建立得太晚以及LIN总线的电感相互作用造成的。
对汽车制造商工厂A和B的生产过程的调查显示，ECU1和ECU2的装配工艺步骤存在着显著差异。在这两条生产线中，ECU1都安装在ECU2之前，但在A线中，ECU2的组装是通过通电的车辆接线系统进行的（热插拔），而在B线中，ECU2是在车辆布线系统通电之前安装的。
根本原因：
ECU2连接到通电的车辆布线系统（ECU2的热插拔）导致LIN总线上出现高电压和电流峰值。其中一个原因是在插拔过程中ECU插头上的接触顺序不明确。根据插拔过程中线束连接器的角度，电源引脚和其他ECU引脚可能在接地连接仍处于断开状态时进行电气连接，这导致LIN总线上出现不确定的电压和电流峰值。较长的LIN总线，以及因此而来的较高电感，还增加了电压脉冲的幅度。
解决措施：
整车厂将A产线的装配工艺步骤修改为与B线相同，过后A产线没有发生进一步的损坏。
3.3 案例三：设备和电缆放电引起的EOS故障发生：
在几年时间里，某家汽车OEM报告了ECU的多个0公里故障。所有这些故障都发生在位于欧洲的OEM发动机工厂的冬季，只有当空气的相对湿度降至20%以下时。
故障显示：
应用简图如图9所示。根据ISO-10605，ECU的ESD健壮性为8 kV。ECU的ESD健壮性对于发动机工厂的制造车间来说绰绰有余。在对发动机厂制造车间的检查中，没有发现明显的问题。
发生故障的ECU返回进行故障分析后，将故障范围缩小到芯片的爆震传感器输入脚。在随后的故障分析中，芯片制造商发现所有故障芯片中的EIPD位置都是连接在引脚“1-”和引脚“GND”之间的ESD保护元件ESD1，在图9中以红色显示，故障分析显示如图10所示。
图9. 爆震传感器连接示意图
图10. 保护器件ESD1烧毁位置
这种损伤表明了一种能量驱动的故障模式。ESD晶体管ESD1和整个芯片的ESD健壮性是极好的。ESD晶体管ESD1经过验证且可靠。设备数据汇总如下表所示。
表1. 设备测试数据
| ESD Protection Element ESD1 | Type = negative-positive-negative (NPN) transistor
Breakdown Voltage ~= +22 V / -0.7 V
Clamping Voltage ~= +30 V / -3 ... -5 V |
Abs. Max. Ratings of Pin "1-" w.r.t. GND | |
| 4 kV HBM (Ediss ~= 12 μJ)
1.5 kV CDM (Ediss ~= 5.8 μJ) |
| |
失效分析：
损坏的芯片引脚“1-”通过电阻器R1和电容器C1连接到ECU的板外连接器，这些连接器通过线束连接到爆震传感器。爆震传感器的特性和灵敏度表明，它可能在发动机工厂的制造过程中被充电，并可能不受控制地排放到ECU的芯片中，随后的实验支持了这一假设，假设1 nF电容器充电至600 V和1200 V之间的电压，通过引脚“1-”直接放电至ESD晶体管ESD1，显示出与实际0公里故障相同的芯片故障特征。
这里带来两个问题：C1是如何被充电的？在有R1限制电流的情况下，如何将电荷输送到引脚“1-”？
1. 当爆震传感器固定在发动机上或在发动机设备中经受温度变化时，发现其充电电压在1000 V至1500 V范围内，如下图所示。
图11. 爆震传感器输出电压随温度变化
2. 当带电的爆震传感器随后连接到线束时，它对线束进行了充电（连接见图12）。
3. 发动机装配1.5小时后，将电子控制单元连接到线束上。发动机厂房内的空气湿度没有得到控制，如果相对湿度超过20 %，则在ECU连接到线束之前，爆震传感器和线束可能会放电。
4. 如果空气的相对湿度小于20 %，当电子控制单元连接到线束时，爆震传感器和线束仍可能充电至约1200 V，这种情况是在寒冷的冬季达到的。当电子控制单元连接到线束时，爆震传感器和线束的残余电荷会释放到电子控制单元中（电缆放电事件，见图12）。
5. 在低于2000 V的电压下，空气放电的产生的火花间隙很小，并且放电发生得非常快（在100 ps以内）。在该时域中，图9所示的去耦电容C1由于其寄生串联电感，使其对高频杂讯的滤波性能严重降低而无效。结果，爆震传感器和线束的充电电压被直接施加到芯片中的电阻R1和ESD晶体管ESD1的串联连接。因此，发生故障的根本原因是爆震传感器和线束在连接到ECU之前充电和放电的不受控制。
6. 由于ESD晶体管ESD1被设计为将电压钳位到约30 V，因此几乎整个充电电压被R1承受。
7. 电阻R1封装为0402，其功率无法承受爆震传感器和线束的高充电电压，结果，在其端子之间发生火花放电。
8. 由于这种放电，存储在充电的爆震传感器和线束中的几乎全部能量都会放电到芯片的ESD晶体管ESD1中，超过了ESD晶体管能承受的功率，导致损坏。
图12. 爆震传感器放电路径
根本原因：
从上面的分析中可以看出，EOS损坏的实际根本原因是爆震传感器和线束在连接到ECU之前不受控制地放电，一个促成因素是SMD电阻的额定电压不足。
解决措施：
更换了温度特性更稳定的爆震传感器后没有发生类似故障的退货。
3.4 案例四：EMI瞬态浪涌引起的EOS故障发生：
某客户退回了几台具有唯一故障特征的设备。所有退货都来自一个新的应用，其中大部分来自OEM生产线。同样的设备已经在其他应用和其他客户中运行，没有任何问题。
故障显示：
物理故障分析在故障芯片引脚的ESD保护电路的拐角处发现了一个热成像点，进一步的SEM工作发现了EIPD位置，如下图所示，表明引脚对地泄漏和物理硅损坏。
图13. 损坏芯片的液晶热和SEM成像
失效分析：
这种微小的穿孔是典型有ESD引起的快速电压瞬态故障。但是，由于该设备的ESD等级大于25 kV，与ESD相比，系统中的快速瞬变更有可能是根本原因。
芯片ST引脚的ESD器件在其阴极和衬底之间有一个寄生NPN晶体管，基极接地。因此，ESD器件可能被施加在引脚和地之间的过大的应力电压。
图14. ST脚内部结构
在客户应用中，受影响的引脚（ST）通过10 nF电容接地，该电容在快速瞬变时提供低阻接地连接，因此有可能让ESD器件瞬间正向导通，产生大电流。此外，设备接地通过150 Ω电阻与系统地相连，在VBAT引脚处存在瞬变电压的情况下，这两个元件都有可能导致ESD二极管的损坏。这也可以通过在接近最终应用的模拟脉冲试验（ISO-7637的ISO-2a脉冲）来证实。应用中需要150 Ω电阻来防止负载电池极性反转，因此无法去掉。
当用板上的10 nF电容器进行ISO测试时，设备在75 V ISO-2a脉冲期间失败，该脉冲造成的故障特征与客户返回的故障特征相同。当10 nF电容从板上移除时，ST脚与地的低阻抗（瞬态）连接通道消失，器件在250 V ISO-2a脉冲中幸存下来。
当两个1000 μF电容与一个10 nF电容在VBAT下并联抑制瞬态时，即使ST引脚上有10 nF电容，器件也能通过250 V ISO-2a脉冲测试。
图15. 测试和应用示意图
根本原因：
发现受影响引脚处的10 nF电容是在VBAT的快速瞬态应力期间损坏ESD二极管的潜在原因。
解决措施：
客户移除该10 nF电容后就没有收到类似损坏报告。
3.5 案例五：去耦电容引起的EOS故障发生：
某客户在产品出厂测试中出现加速度传感器芯片内部故障。故障为输入引脚和电源漏电增加。
故障显示：
故障可追溯到模具上的两个EIPD位置，一个是在保险丝盒中，保险丝随机熔断，第二个位置位于不相关的逻辑块中，但仍由同一电源供电。如图16所示，观察到类似于闩锁的EIPD损坏位置。
图16. 传感器芯片的逻辑损坏点
失效分析：
对电路的分析表明，导致供电电流升高的损坏是由小逻辑块内供电总线的电迁移引起的，这导致逻辑短路和受影响的输入引脚上电压电平测量不正确。在同一逻辑块中的缓冲器的NMOS和PMOS也观察到类似的闩锁故障损坏。该逻辑块也是距离电源引脚最近的块，而沿着VDD总线更远的类似逻辑块没有发生故障。
该芯片具有强大（HBM 3500 V和CDM 1250 V）的ESD水平，JESD78D闩锁测试也通过100 mA。
由于是在测试中观察到的故障，分析了测试电路板的硬件设计。生产用的测试板采用固态开关以切换产品的不同设置。这些12 V MOS开关泄漏了可忽略但非零的电流，这通常是可接受的。然而，在没有设备连接到测试负载的情况下，这些泄露电流创造了一种条件，它缓慢地将1 μF的外部去耦电容充电至明显高于正常电源电压。这个问题很难检测，因为当示波器探针连接到VDD线以监测其上的瞬态时，探针增加了一个小负载，为泄漏电流提供了一个放电路径，并阻止为电容充电。当DUT在经过相当长的等待时间后再进入测试现场时，它暴露在高达12 V的瞬态中，该瞬态放电到设备的VDD引脚，产生故障。
根本原因：
供电电容切换根因定位：
1. 固态开关关闭状态，但有<1 nA的漏电流从+12 V电源泄漏；
2. 漏电流为后端1 μF电容充电；
3. 长时间后，电容被充电至接近+12 V；
4. DUT插入测试插座，在VDD引脚上承受完整的+12 V电压；
5. 导致VDD瞬态高压和EOS损坏。
图17. 测试连接示意图
解决措施：
解决方案是在VDD线上添加一个大电阻，电阻值选择不影响芯片电流测量。用隔离示波器监测VDD线，只有在未经修改的测试仪上观察到充电效果。经过长时间观察，修改后的测试仪未再出现类似故障。
3.6 案例六：生产设备引起的EOS故障发生：
某客户反馈在生产、测试环节，甚至出货至客户后，一直接到有产品运行不良回报，分析后皆为MCU芯片随机的I/O或电源EOS烧毁现象，不良比例虽低但已形成品管困扰。
失效分析：
协助客户前往产线寻求可疑原因。在客户工厂环境的ESD防护和各站点人员操作的正规性上，都没有发现可疑点。在一一排除各疑点时，发现可能忽略PCB自动生产线上的机具所引发对芯片的影响。在逐一查核机具时，发现自动化点焊机会对芯片引脚有直接接触的操作，经量测发现点焊瞬间会对芯片引脚放出最高超过20 V的高压波型，因此造成可能是立即性或潜在性的EOS损伤。
另外在总装流水线上，也发现操作人员无规范任意放置PCB裸板，并且没有作绝缘隔理。合理怀疑当塑料传输带在反复转动摩擦会产生静电积累，裸板放置在传输带上面时，会有意外接触裸露针脚造成PCB上芯片被ESD破坏风险。
而在客户的测试站口，也发现自动测试治具在测试结束后，未断电就移开探针，引发瞬间高压打火现象，属于违反一般作业规范的带电拔插操作，存在瞬间高压击穿器件的风险。
解决措施：
请客户采取以下改善措施：
1. 联系点焊机供应商反应问题并改善，经厂商将机具电源做隔离处置，并将接地线靠近焊头保证接地最小环路，经量测确认异常电压波形已消失；
2. 总装流水线上规范电路板置放方向，并以防静电袋隔离，保证PCB板器件与塑料传输带不直接接触；
3. 改变自动测试流程，先断电再移开探针；
4. 另外也建议客户在板端针对对外接口所使用的I/O，添加防护器件以提供足够的防护能力。
之后客户未再反馈有异常EOS现象发生。
3.7 案例七：生产不规范引起的EOS（一）故障发生：
某客户反馈生产工业用传感模组在高温60 ℃设备老化测试环节发现MCU发烫，温度异常。现场测量不良品发现电源脚和地呈低阻抗（20 Ω），近似短路状态。分析客户电路和PCB设计，没有可疑点。持续沟通认为需往前站进行排查。
失效分析：
往前追朔到产品出厂测试现场，现场测试产品配接的供电电源，在快速上下电时并无过充现象。然而观察到测试人员未带绝缘手套，有直接徒手拿捏电路板的行为，进一步排查当手触碰到电路板上时，很大机率会顺手碰触到电源DC/DC芯片的FB反馈脚（图22红圈处）。此时DC/DC输出直接供给MCU的电压会升压到7 V以上，超过了MCU的AMR值（4 V）。
分析后认为短路故障并不是在老化环节造成的，而是在前站测试环节中就可能已经对芯片有EOS破坏，老化环节进一步使短路现象加剧造成发烫烧毁。
图22. 客户DC/DC电源电路和设备
解决措施：
告知客户生产过程中不要触碰到DC/DC反馈脚，应佩戴绝缘手套并做好静电防护。此后客户未再反馈此类故障发生。
3.8 案例八：生产不规范引起的EOS（二）故障发生：
某客户反馈在出厂测试中发现个别设备存在MCU的I/O对地短路故障和电源脚对地短路故障。
失效分析：
因客户身处北京且反馈时间点为冬季，起初以为处于干冷环境下客户产线或测试站可能ESD防护较弱造成。经客户改善工厂ESD防护后反应后续生产批次仍有此问题发生。
审查客户电路，发现PCBA板上有个2000 μF的电容，且为12 V电源的滤波电容。现场观察设备掉电后，此电容的电压可维持约30秒到2分钟。然而，在现场复现客户生产测试流程中，观察到客户生产环节有电路板裸板直接堆叠现象。合理怀疑是电路板堆叠时板上大电容残余超出MCU芯片AMR等级的高电压，和存储的大量电荷释放到PCB上可接触的MCU引脚，且这些引脚符合客户最先反馈问题的脚位。
现场工程人员在生产环节中加上对该电容手动放电操作，经多次测试未再复现故障，验证问题造成原因。
解决措施：
规范生产环节，禁止测试后的电路板随意堆叠，需以绝缘气泡袋装袋后再置放于箱内，并持续遵行ESD防护措施。此后客户未再反馈类似故障。
4 芯片EOS问题分析和诊断本章对典型处理电气故障的流程和分析方法进行基本总结，重点是确定电气过应力引起损坏的原因。
4.1 失效分析技术和流程任何硅晶体失效的失效分析都是一个多步骤的过程。常用的芯片失效分析方法和流程如下：
1. OM光学显微镜观测：外观分析。
2. I-V曲线：检测芯片引脚二极管的故障分析和参数特性，初步判断短路/断路严重性。
图23. I-V曲线图
3. X-Ray：检测芯片封装中的各种缺陷，如层剥离、空洞以及打线的完整性、锡球的完整性。下图为一EOS案例的X-Ray结果，显示两条打线烧断。一般打线耐电流最大可达300 mA等级，因此会把打线熔断的EOS事件对芯片的破坏会特别严重，往往伴随开盖后晶粒表面大面积的严重烧伤。
图24. X-Ray图
4. SAT超声波扫描显微镜：一般常用C-Scan（反射式）和T-Scan（穿透式）手法，分析内部结构、裂纹、有无分层/空洞/气泡或间隙等。下图可见芯片晶粒右侧内有分层现象。
图25. SAT声扫图：C-Scan（左）和T-Scan（右）
以上是芯片发生失效故障后首先使用的非破坏性分析手段，如果以上分析无法定位故障点，可对芯片进行Decap后继续分析。
5. Decap芯片开盖：通过物理或化学方法剥离芯片的封装材料，以实现芯片内部结构的目检和电气测试，开盖后可再进行OM观察。下图即为开盖后OM观察到I/O处有严重的EOS产生的烧痕。
图26. 开盖后OM光学照片
6. SEM扫描式电子显微镜：是一种高分辨率显微镜，相比OM能够提供更高的放大倍数和分辨率，一般用于芯片更细节电路或器件的观察。
7. InGaAs微光显微镜：常用于漏电流定位，寻找发热点。下图采色区域即I/O漏电位位置，颜色越偏红表示漏电流越大。
图27. 开盖后InGaAs微光显微镜成相
8. De-layer去层：使用各种干式或湿式研磨刻蚀方法去除芯片内部的钝化层、金属层、或多晶硅层，使被检测样品下层暴露。图28为一EOS在I/O的典型案例，芯片呈现电流偏大但未达发烫程度，I-V曲线量测也确实量到I/O特性异常。但通常这类EOS在芯片开盖后无法在上层看到烧痕，反而要逐层去层后才会发现烧灼点位于芯片较下层金属层（metal）、CT层（contact）、或衬底（substate）。如图可见开盖后芯片最上钝化层看不出异常，继续往下去层直到metal 3才发现I/O的金属熔断处。图29是另一EOS案例，其损伤规模为元件级别，OM可以观察但有限制，因此更适用SEM以更大放大倍率观察其细部。
图28. 去层后OM光学照片
图29. 去层后SEM光学照片
可应用于故障分析作业的基本步骤有：
1. 一般先做外观检查，观察封装有无损坏、引脚有无断掉，拍照，记录批次号和生产日期编码；
2. 电气特性测试：根据客户反馈的故障现象，测量故障点的电气特性，并与正常规格参数对比；
3. 如果可能，返回自动测试机台（ATE）测试，以获取有关基本ATE测试中显示的更广泛信息；
4. 送第三方实验室分析：
l 非破坏性分析：X-Ray观察内部结构和打线情况；
l Decap后，OM观察；
l 如有必要SEM观察；
l 如有必要进行De-layer后，OM/SEM观察；
5. 定位失效器件，分析故障机理，并制定改善计划。关于如何增补系统设计薄弱的知识和实施要点，请参照AN0078「AT32微控制器硬件设计指南及抗ESD/EFT设计要点」。
4.2 客户和供应商故障信息交换和处理当设备在系统中损坏时，客户和供应商都想知道原因。由于双方在确定根本原因以消除未来故障方面都有共同的利益，因此供应商和客户合作解决问题非常重要。
缺陷、误用和电应力过大在故障中占比很大，这三种情况最初都会表现出相同的症状。虽然供应商对所提供的器件有深入了解，但客户对设备故障前的历史和应用有深入认识。当供应商和客户之间公开共享信息时，总是更容易确定根本原因。
供应商进行调查所需的信息包括以下信息和回答的问题：
全面记录EOS发生前系统的运行状态以及任何故障症状。这包括故障发生时的器件运行状态和物理系统观察结果，如异常功能、电源故障或过热等。
l 损伤周围的环境是什么：温度、大气条件、环境类型（实验室、现场、雷电风暴等）？
l 损坏时观察到并记录了哪些具体的电气症状？即，综合电气分析或ATE测试、信号输出损失、泄漏增加、逻辑状态错误、低增益等。
l 系统中是否有其它部件损坏？这包括无源器件、电源、尤其是与退回组件直接相连接的组件。
l 如果系统中使用了其他供应商的设备，他们是否损坏？
l 返回的部件是如何被验证为损坏的，用已知的良好部件替换故障部件、电气测试分析等？
l 设备拆除是如何完成的，即拆下、机械方法？
l 是否记录了所有电气测试数据和症状？
l 设备是否受到任何已知的电气或机械干扰？雷击、系统故障、配电问题等？
l 在系统中更换EOS损坏的组件后，是否彻底检查了系统的损坏或功能损失？
4.3 芯片EOS故障分析的挑战EOS不是先天缺陷，通常也不涉及逐渐退化，相反它更倾向于一种事件驱动机制，导致芯片发生可测量的变化。EOS发生在一些事件（如过电压脉冲）进入系统，导致部件电气击穿，从而造成物理损坏时。EOS导致的组件故障可以以多种不同的方式表现出来。在操作上，EOS的影响范围从性能下降到灾难性的功能损失。这些影响由芯片所承受的电流损坏量和EOS事件损坏的芯片子功能决定。电路损坏的程度由造成损坏的事件的持续时间和能量决定。
4.3.1 客户对EOS根本原因的期望和误解当一颗芯片在客户应用中出现故障时，最初很自然地会认为这是供应商的问题。虽然可能是这种情况，但最好通过客户和供应商之间的合作来理清和解决问题。
当客户审查了制造流程，没有发现任何错误时，很容易相信EOS不可能发生在自己的环节中，而是供应商的错。虽然这是一个有效的假设，但在最终用户不知情的情况下，系统制造过程中可能会造成损坏，芯片可能被误用。EOS事件通常只涉及一小部分制造的系统，在性质上可能是偶发的。仅仅因为在检查时制造过程中的一切都是正常的，并不意味着它总是正确的。重要的是要审查制造过程，关注可能出现的问题，而不是目前的正常操作过程。
供应商也可能倾向于假设客户用EOS损坏了退回的芯片，毕竟，该芯片在出厂前测试结果良好。但也需要认识到，客户可能是在器件规定的范围内使用的或者至少据他们所知，他们可能没有做错任何事情。
最终，用户和供应商之间的指责是谁的「错」，这是最糟糕的操作模式。双方需要共同努力解决问题并确定根本原因。
4.3.2 客户对故障分析解释的误解和难度一些客户认为，只需要将芯片送回供应商，他们就会得到故障原因和如何预防的答案。不幸的是，这种情况很少发生，某些芯片可能损坏过大，无法确定原因，或者客户无法提供足够的信息来从失效分析中得出结论，因此供应商只能描述故障的症状。有时，供应商可以确定最后可能的故障原因，但不能在客户环境中复现。
如果EOS损坏在制造中很常见，那么就会有既定的措施来解决它们。EOS可能在装配线上频繁发生，也可能偶尔发生，后一种情况通常更难解决。此外，引发EOS的原因可能不止一个。
诊断EOS事件根本原因的准备
包括来自客户和供应商的信息：
l 芯片从收到到检测到故障的所有处理步骤的详细描述
l 系统和部件故障症状的详细描述
l 用新芯片交换故障芯片后的系统功能描述
l 系统数据手册
l 系统原理图和电路板布局
l 电源上电序列和系统初始化时序图
l 参考功能系统
l 其它尽可能多的客户愿意分享的背景信息
供应商在准备分析时应收集的项目包括：
l 所有客户的反馈
l 芯片电气数据手册和使用规范
l 设计数据库（布局和原理图）
l 打线和封装信息
l 一个有效的参考芯片
5 常见问题Q1：当我在故障后将疑似EOS损坏的芯片送回供应商时，如何帮助供应商确定根本原因？
Answer：客户可以通过尽可能多地提供有关芯片历史的背景信息来帮助确定故障的根本原因。本文第4章为客户提供了信息列表的建议。
Q2：为什么我不能立即将疑似EOS损坏的芯片寄回给供应商，并期望供应商告诉我失败的原因？
Answer：如果没有对芯片的运行历史背景进行良好的描述，供应商可能只能描述故障的实际物理症状，对于严重损坏的EOS芯片尤其如此，运行历史背景记录可帮助供应商首先了解他们发现的故障物理症状是否与历史运行状态有关，此外，历史背景信息可以帮助供应商忽略一些附带损害症状，以便可以专注于最可能的根本原因分析。
Q3：为什么采用HBM 4 kV或6 kV保护设计的器件，EOS返回的机率更高？
Answer：首先，ESD工业委员会在500 V到2 kV HBM之间的数据显示与EOS返回率没有相关性（见JEDECJEP155）。然而，通常具有异常高HBM水平的芯片设计涉及SCR器件，该器件可以更容易触发任何类型的电压尖峰、衬底注入等，因此这可能是一种解释。此外，低HBM保护二极管具有更高的电阻，并且不会消耗太多意外电流，即对触发事件不太敏感。
Q4：软故障是否也属于EOS相关故障？
Answer：软故障是指系统的非永久性功能故障，如意外断电、内存数据丢失或意外重启。虽然这些可能是由各种电应力条件引起的，这些条件也会导致物理EOS损伤，但由于缺少物理损伤特征，他们通常不被视为与EOS相关。
Q5：是否可以通过提高芯片ESD水平来提高EOS？
Answer：过度的ESD增强保护与更高的EOS耐受性无关，反而被认为是EOS损坏的可能原因。在EOS条件下，ESD保护可能不起作用，增强的ESD保护甚至可能导致某些类型EOS阈值降低。
Q6：与ESD事件相比，EOS事件更可能导致芯片损坏，芯片上或封装内的一些线索是什么？
Answer：元件级ESD事件造成的损坏往往局限于电路的小区域，通常不包括更广泛的与热相关的损坏。系统就ESD或EOS事件造成的损坏往往涉及更大的电路面积、多个位置可见，并且可能涉及硅熔化以及封装熔化损坏，还有可能是第一级ESD事件导致二次大面积损伤。
Q7：如何在系统设计上预先考虑，避免EOS事件发生。
Answer：请参照雅特力应用笔记AN0078「AT32微控制器硬件设计指南及抗ESD/EFT设计要点」，其中可见更多系统级防护概念的介绍和施作建议。
/1 
|手机版|OpenEdv-开源电子网
( 粤ICP备12000418号-1 )
发表于 