光纤数据回环实验中DRP时钟是怎么设置的

一只大啥bi

我按照“光纤接口8B/10B测试实验”里面的步骤设置了IP核，打开example design，分析源代码的时候发现顶层文件里面有：“    input wire  DRP_CLK_IN_P,
    input wire  DRP_CLK_IN_N,”
一对差分时钟输入，查看XDC里面的约束，：
“## LOC constrain for DRP_CLK_P/N

set_property LOC U26 [get_ports  DRP_CLK_IN_P]
set_property LOC U27 [get_ports  DRP_CLK_IN_N]”
“create_clock -name drpclk_in_i -period 10.0 [get_ports DRP_CLK_IN_P]”

这应该是PL端的一对差分100MHZ时钟输入，但是我不太明白：
1.这对时钟的作用是啥；
2.设置IP核的时候没有任何关于DRP的参数设置，为什么这里突然冒出一个DRP时钟，而且连管脚分配都确定好了。
3.U26和U27的管脚在设计上另作他用了，能不能在xdc文件里面直接修改时钟管脚分配。

932904676xy

这个DRP的时钟频率是在ip里面设置的，这个时钟可以是外部输入，也可以是内部PLL生成