DDR AXI接口读写地址增量问题

wtyA1

如图，原子例程，每次突发传输后axi_awaddr_n <= axi_awaddr_n + wr_busrt_len*5'd16，地址增量为 wr_busrt_len*5'd16，即突发长度x16字节，其中16字节是线宽128bit/8bit。但是想不明白地址增量以后，转换到axi_awaddr时，为啥要在低位补一个1‘b0，这就相当于乘了一个2，每次跳过的字节数也成了突发长度x16字节x2，不是就空过去一段内存吗？

wtyA1

找到答案啦，AXI4的读写地址为32位，但是只有A1-A31有效， A0为无效位。

CJC529

wtyA1 发表于 2025-12-30 11:45
找到答案啦，AXI4的读写地址为32位，但是只有A1-A31有效， A0为无效位。

你好 这个有具体文档说明吗

wtyA1

CJC529 发表于 2025-12-30 13:35
你好 这个有具体文档说明吗

查看IP核说明书，上面就有呢