verilog中如何初始化大数组，标题要满12字

shenqihao

如题，能够综合的代码，比如一个二维数组如何初始化？
reg [12:0]  arr[0:4999]

需要写5000次吗，有点多，扛不住。

QinQZ

初始化成什么值？可以在always里循环赋值

shenqihao

QinQZ 发表于 2025-12-19 09:06
初始化成什么值？可以在always里循环赋值

初始化为0。
每秒输出一次结果后，累加的寄存器也需要重新赋值为0。

举个例子,adc取峰值完成后，对14位ADC峰值进行4096份划分，每秒输出一次划分结果。level_reg寄存器如何初始化？
reg [12:0] level_reg [0:4095];  

always @(posedge o_ad1_clk or negedge i_rst_n) begin
    if (!i_rst_n) begin
        level_reg[0]=0;
        level_reg[1]=0;
        level_reg[2]=0;
        level_reg[3]=0;
        level_reg[3]=0;
...
    end
    else if (ad1_start) begin
        // 计算当前数据属于哪个分档
        level_reg[i_ad1_data>>2]<=level_reg[i_ad1_data>>2]+1'b1;
    end
    else if(time_done2)begin//周期时间

    end
end

QinQZ

可以用generate for语句赋初始值，避免编写重复的代码

shenqihao

QinQZ 发表于 2025-12-19 14:31
可以用generate for语句赋初始值，避免编写重复的代码

好的，谢谢，我研究下。一直以为for不能用在综合语句里。