时序约束怎么用，有效果吗

shenqihao

想请教下，比如我使用pll，输出200MHZ和400MHZ的时钟，分别闪烁led，
结果200MHZ有用，400MHZ的不行。

有什么办法让这个400MHZ起作用吗？
fpga时序约束有效果吗？

闪烁的程序逻辑一样，换了clk。

reg  [24:0]  cnt2 ;                  //计数器
//计数器计时0.5s
always @(posedge clk_400m or negedge sys_rst_n) begin
    if(!sys_rst_n)
        cnt2 <= 25'd0;
    else if(cnt2 < (25'd2500_0000 - 25'd1))
        cnt2 <= cnt2 + 25'd1;
    else
        cnt2 <= 25'd0;
end



always @(posedge clk_400m or negedge sys_rst_n) begin
    if(!sys_rst_n)
        led2 <= 0;
    else if(cnt2 == (25'd2500_0000 - 25'd1))
        led2 <= ~led2;
    else
        led2 <= led2;
end

//锁相环
Gowin_rPLL u_gowin_rpll(
    .clkout                        (clk_400m),                 //output clkout
    .clkoutd                (clk_200m),                         //output clkoutd
    .clkin                        (sys_clk)                         //input clkin
);

shenqihao

QinQZ 发表于 2025-11-12 09:00
400m，你的灯闪烁太快，肉眼看不出效果了吧，你把计数器再加大试试

一直没亮，不是没看出闪烁。
问了高云技术，建议150MHZ使用，预留余量100MHZ使用，手册上没这些参数。
pll的ip显示能设置600多MHZ，我还以为能跑很快那。

QinQZ

400m，你的灯闪烁太快，肉眼看不出效果了吧，你把计数器再加大试试

QinQZ

从你的截图来看，设置的400Mhz，Actual Fmax实际有276M，感觉也不应该一直不亮。另外IP核能设置的频率比较高，一般是IO口的频率能跑的比较高，内部逻辑都跑不高，xilinx的也到不了400

shenqihao

QinQZ 发表于 2025-11-12 14:31
从你的截图来看，设置的400Mhz，Actual Fmax实际有276M，感觉也不应该一直不亮。另外IP核能设置的频率比较 ...

谢谢，我原来还以为fpga能跑很快，现在知道线路经过几个寄存器，就变慢了，约1-200M，想快可能换成组合逻辑加线资源完成功能。