OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 129|回复: 0

在 ADC 输入内阻不配情况下提高 ADC 准确度

[复制链接]

15

主题

15

帖子

0

精华

初级会员

Rank: 2

积分
63
金钱
63
注册时间
2024-12-9
在线时间
4 小时
发表于 2025-9-22 17:18:04 | 显示全部楼层 |阅读模式
在 ADC 输入内阻不配情况下提高 ADC 准确度方法
在客户应用中输入源输入电阻同推荐的值不配匹,如果输入源内阻过大,会导致 ADC 转换精度降低。以AT32F403 为例,ADC 推荐的输入源内阻如下:

为了提高 ADC 转换精度建议如下处理:
1. 可以加大采样时间来消除 ADC 采样时间不足导致的转换精度不佳;如果现在是使用 1.5 的 CLK 采样时间,发现转换精度不佳,可以用在项目允许的条件下,先按:7.5-13.5-28.5-41.5-55.5 CLK 的方式一步一步增大,直到满足要求
2. 在输入 ADC 的 I/O 口处并接电容 330pF-0.1uF,以对信号预采样
3. 若采样信号低于
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-10-11 22:34

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表