正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › MMCM_adv_ClkFrequency_div_no_dclk

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 220|回复: 0

[XILINX] MMCM_adv_ClkFrequency_div_no_dclk

19 主题	51 帖子	0 精华

Rank: 6 Rank: 6

积分: 1907
金钱: 1907
注册时间: 2017-10-8
在线时间: 230 小时

发消息

发表于 2025-5-25 21:43:30 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

当使用Vivado 时，点击implement之后出现如下图所示的报错的时候（如图1所示）
应该考虑时钟约束的过程中时钟大小、时钟引脚、时钟名称等是否设置错误，如下图2所示

图片1

图片2

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-7-1 00:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表