OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 117|回复: 1

[XILINX] .v文件中模块名与文件名必须保持一致吗

[复制链接]

4

主题

12

帖子

0

精华

初级会员

Rank: 2

积分
90
金钱
90
注册时间
2018-5-3
在线时间
15 小时
发表于 2025-3-21 15:42:38 | 显示全部楼层 |阅读模式
在ModelSim仿真中发现.v文件中模块名与文件名不保持一致会导致“start simlation”后会报错进入不了仿真界面,记得只有Quartus有这样的规定。
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

4

主题

2060

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5765
金钱
5765
注册时间
2018-10-21
在线时间
1651 小时
发表于 2025-3-22 13:15:49 | 显示全部楼层
推荐一致,但不一致应该也不会报错,看看具体报的错是什么
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-3 02:32

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表