正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 仿真文件中时钟sys_clk用阻塞赋值问题

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 510|回复: 3

[XILINX] 仿真文件中时钟sys_clk用阻塞赋值问题

2 主题	3 帖子	0 精华

积分: 10
金钱: 10
注册时间: 2025-2-26
在线时间: 2 小时

发消息

发表于 2025-3-7 19:42:58 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

2金钱

在编写tb仿真文件的时候，时钟信号sys_clk我们是这样编写的always #10 sys_clk = ~sys_clk;

为什么sys_clk是reg类型的变量，后面又是用always赋值，但用的是阻塞赋值=，而不是非阻塞赋值<=，reg型变量在always里面赋值不应该像initial里面那样用非阻塞赋值<=吗？

最佳答案

查看完整内容[请看2#楼]

至于用阻塞赋值还是非阻塞赋值，对于TB这里产生时钟来说，都差不多，只是使用阻塞赋值（=）是更常见和推荐的做法，因为时钟信号的生成是一个简单的周期性翻转操作

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

4 主题	2063 帖子	0 精华

Rank: 8 Rank: 8

积分: 5784
金钱: 5784
注册时间: 2018-10-21
在线时间: 1661 小时

发消息

发表于 2025-3-7 19:42:59 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

至于用阻塞赋值还是非阻塞赋值，对于TB这里产生时钟来说，都差不多，只是使用阻塞赋值（=） 是更常见和推荐的做法，因为时钟信号的生成是一个简单的周期性翻转操作

回复

使用道具举报

5 主题	318 帖子	0 精华

Rank: 6 Rank: 6

积分: 1905
金钱: 1905
注册时间: 2018-11-28
在线时间: 233 小时

发消息

发表于 2025-3-8 10:49:00 | 显示全部楼层

sys_clk是系统时钟吧，sys_clk取反，直接赋值给always #10 sys_clk

回复

使用道具举报

4 主题	2063 帖子	0 精华

Rank: 8 Rank: 8

积分: 5784
金钱: 5784
注册时间: 2018-10-21
在线时间: 1661 小时

发消息

发表于 2025-3-8 17:37:55 | 显示全部楼层

信号在always里幅值，就必须要定义成reg类型，跟这个信号是寄存器还是线网类型没有关系

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-25 06:40

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表