OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 279|回复: 3

[XILINX] 仿真文件中时钟sys_clk用阻塞赋值问题

[复制链接]

2

主题

3

帖子

0

精华

新手入门

积分
10
金钱
10
注册时间
2025-2-26
在线时间
2 小时
发表于 2025-3-7 19:42:58 | 显示全部楼层 |阅读模式
2金钱
在编写tb仿真文件的时候,时钟信号sys_clk我们是这样编写的always #10 sys_clk = ~sys_clk;

为什么sys_clk是reg类型的变量,后面又是用always赋值,但用的是阻塞赋值=,而不是非阻塞赋值<=,reg型变量在always里面赋值不应该像initial里面那样用非阻塞赋值<=吗?

最佳答案

查看完整内容[请看2#楼]

至于用阻塞赋值还是非阻塞赋值,对于TB这里产生时钟来说,都差不多,只是使用阻塞赋值(=)​ 是更常见和推荐的做法,因为时钟信号的生成是一个简单的周期性翻转操作
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

4

主题

2060

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5765
金钱
5765
注册时间
2018-10-21
在线时间
1651 小时
发表于 2025-3-7 19:42:59 | 显示全部楼层
至于用阻塞赋值还是非阻塞赋值,对于TB这里产生时钟来说,都差不多,只是使用阻塞赋值(=)&#8203; 是更常见和推荐的做法,因为时钟信号的生成是一个简单的周期性翻转操作
回复

使用道具 举报

5

主题

315

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1857
金钱
1857
注册时间
2018-11-28
在线时间
229 小时
发表于 2025-3-8 10:49:00 | 显示全部楼层
sys_clk是系统时钟吧,sys_clk取反,直接赋值给always #10 sys_clk
回复

使用道具 举报

4

主题

2060

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5765
金钱
5765
注册时间
2018-10-21
在线时间
1651 小时
发表于 2025-3-8 17:37:55 | 显示全部楼层
信号在always里幅值,就必须要定义成reg类型,跟这个信号是寄存器还是线网类型没有关系
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-4-3 02:45

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表