OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 108|回复: 0

[XILINX] FPGA DDR写数据,app_rdy很规律拉低

[复制链接]

5

主题

11

帖子

0

精华

初级会员

Rank: 2

积分
53
金钱
53
注册时间
2017-8-14
在线时间
22 小时
发表于 2025-2-5 18:23:36 | 显示全部楼层 |阅读模式
5金钱
代码用到是DFZU2EG_4EV MPSoc中的例程,我在仿真DDR4写数据,遇到隔376或者384个地址,APP_rdy拉低很长一段时间,很规律。程序是正点原子的代码,在这上面的基础上改的,区别是保存128个字节

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-22 02:14

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表