OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 288|回复: 1

[XILINX] ZYNQ增加UARTLITE IP核后原先的UART0串口通信异常

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
5
金钱
5
注册时间
2022-12-14
在线时间
0 小时
发表于 2024-12-8 12:00:40 | 显示全部楼层 |阅读模式
1金钱
我用了PS端的UART0,实现它的数据环回,测试是可以的;然后再增加了UARTLITE IP核,也是实现它的数据环回,测试也是正常的。把两部分代码合在一起,先用串口助手向UART0发送数据,它是能实现数据回环的,然后再用串口助手向UARTLITE对应的串口发送数据,它也是能实现数据环回,但是这时我再向UART0发送数据,它就没响应了?这是为什么阿?有没有大佬指点下
  1. int main(void)
  2. {
  3.     int status;
  4.     status = uart_init(&Uart0_Ps,UART0_DEVICE_ID);    //串口初始化
  5.     if (status == XST_FAILURE) {
  6.         xil_printf("Uart Initial Failed\r\n");
  7.         return XST_FAILURE;
  8.     }
复制代码


正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

66

帖子

0

精华

高级会员

Rank: 4

积分
860
金钱
860
注册时间
2021-3-25
在线时间
147 小时
发表于 2024-12-18 10:48:39 | 显示全部楼层
SDK或者vitis的板级支持包中是可以设置对应的串口控制器的端口的,一次性是只能选择一个串口控制器的端口的
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-1-19 02:19

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表