ZYNQ7 处理器经过vivado综合后电平标准出错问题

ztc12 · 发表于 2024-11-15 10:21:38

在使用 Vivado 开发套件 xc7z020clg400-2 时，出现了 RTL 电平数值错误的问题。具体表现为在引脚配置中，某些引脚设置为 LVCMOS18 电平，但在综合或实现过程中，工具报出电平数值不匹配或错误。这导致设计无法正确生成位流文件或在实际硬件上无法正常运行.

QinQZ · 发表于 2024-11-18 13:27:37

把综合后Message里报错信息截图看下

帐号		自动登录	找回密码
密码			立即注册

[XILINX] ZYNQ7 处理器经过vivado综合后电平标准出错问题