OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 280|回复: 1

[XILINX] AXI4读写关于AXI_BVALID的疑问

[复制链接]

61

主题

332

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1309
金钱
1309
注册时间
2021-4-28
在线时间
495 小时
发表于 2024-10-14 11:13:11 | 显示全部楼层 |阅读模式
1金钱
AXI写完数据 响应数据 这么晚才来 是什么原因 这样岂不是很影响读写效率
QQ截图20241014111116.jpg

最佳答案

查看完整内容[请看2#楼]

你发起写,并不是接收端采集完就完事了,写的数据最终要写入DDR的,我推测可能是写入到DDR才给出写响应的,具体可以再研究研究
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2012

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5615
金钱
5615
注册时间
2018-10-21
在线时间
1590 小时
发表于 2024-10-14 11:13:12 | 显示全部楼层
你发起写,并不是接收端采集完就完事了,写的数据最终要写入DDR的,我推测可能是写入到DDR才给出写响应的,具体可以再研究研究
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 11:08

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表