领航者ov5640采集经过sobel算法LCD显示，sobel算法移植到HDMI显示有问题

FPGA技术 · 发表于 2024-5-10 14:04:30

边沿检IP里面的vip_matrix_generate_3x3_8bit模块的line_shift_ram_8bit里面的RAM的深度设置的不够，需要将1024修改为2048,否则hdmi(1280X720)显示时不够存一行数据

caojunye · 发表于 2024-5-11 09:09:01

可以将5640边缘检测实验中的vip自定义IP模块添加到5640HDMI显示实验工程中，就5640图像采集模块跟Video In to axis-stream模块之间添加进去就行了

TYQA · 发表于 2024-5-11 11:13:30

本帖最后由 TYQA 于 2024-5-11 11:16 编辑

caojunye 发表于 2024-5-11 09:09
可以将5640边缘检测实验中的vip自定义IP模块添加到5640HDMI显示实验工程中，就5640图像采集模块跟Video In ...

你好，我就是把正点原子ZYNQ7020上ov5640经过sobel在LCD显示这个例程中的sobel这个IP核，添加到ov5640在HDMI上显示这个程序后，出行了两个横杠是为什么啊。

TYQA · 发表于 2024-5-13 12:23:30

FPGA技术发表于 2024-5-13 10:38
边沿检IP里面的vip_matrix_generate_3x3_8bit模块的line_shift_ram_8bit里面的RAM的深度设置的不够，需要将 ...

你好，看了您的回复我尝试着去改RAM的深度，但是我发现sobel的IP核里面用到了RAM IP核。我之前学习了HDMI IP核的封装。但是像这种我们说设计的IP核里面有包含了官方的RAM IP核，该如何去封装啊？

QinQZ · 发表于 2024-5-13 13:40:25

一样的方法，你直接编辑原来封好的IP核，不用自己重新创工程封装

TYQA · 发表于 2024-5-13 14:00:04

QinQZ 发表于 2024-5-13 13:40
一样的方法，你直接编辑原来封好的IP核，不用自己重新创工程封装

我可以自己把原来RAM为1024深度的blk_mem_gen_0 文件换成把RAM设置为2048深度的blk_mem_gen_0文件吗？

QinQZ · 发表于 2024-5-13 16:17:02

TYQA 发表于 2024-5-13 14:00
我可以自己把原来RAM为1024深度的blk_mem_gen_0 文件换成把RAM设置为2048深度的blk_mem_gen_0文件吗？

自定义IP核里修改官方IP核的，主要是替换.xci文件

帐号		自动登录	找回密码
密码			立即注册

[XILINX] 领航者ov5640采集经过sobel算法LCD显示，sobel算法移植到HDMI显示有问题