正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › 外部时钟信号输入到FPGA IO引脚

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 345|回复: 0

[XILINX] 外部时钟信号输入到FPGA IO引脚

30 主题	53 帖子	0 精华

Rank: 2

积分: 176
金钱: 176
注册时间: 2022-10-20
在线时间: 31 小时

发消息

发表于 2024-5-6 17:34:44 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

外部时钟信号（20M）输入到FPGA引脚有什么方案呀，直接输入到IO 口然后用bufg；可以用AD采集卡采集这个时钟信号吗

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 10:21

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表