OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 749|回复: 1

[XILINX] zynq7020的GPIO mio例程编译有问题

[复制链接]

19

主题

86

帖子

0

精华

高级会员

Rank: 4

积分
789
金钱
789
注册时间
2013-9-29
在线时间
177 小时
发表于 2024-2-6 16:45:09 | 显示全部楼层 |阅读模式
100金钱
本帖最后由 zkyzhh 于 2024-2-6 17:03 编辑

大家好,我按照《2_【正点原子】领航者ZYNQ之嵌入式Vitis开发指南v1_2》文档,做gpio_mio和hello world实验,在vitis中编译存在问题,错误提示在下面的两个图,
请问问题出在什么地方?

我建立vitis工程后,红色方框里的文件夹和.xpfm还在,但是Build Project后就没了,然后就报错

图片2.png
图片1.png
微信图片_20240206170248.png
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

0

主题

60

帖子

0

精华

高级会员

Rank: 4

积分
688
金钱
688
注册时间
2021-3-25
在线时间
137 小时
发表于 2024-2-18 13:29:31 | 显示全部楼层
如果更新硬件平台工程之后再去编译系统工程仍然报错的话,那就将vitis工程整个删除,然后创建创建vitis工程
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-22 11:31

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表