CubeMx生成的stm32f013vet6设备的对于SDIOCLK频率设置的宏定义与手册里面对不上

XuSenfeng

在手册里面有SDIO adapter clock (SDIOCLK = HCLK)

当HCLK设置为72MHz的时候进行配置SDIO_CK, 通过寄存器SDIO_CLKCR的位7:0(CLKDIV)进行设置, 在不使用旁路时钟的时候, SDIO_CK=SDIOCLK/[CLKDIV+2], 应该是对72MHz进行分频

但是CubeMX生成的代码里面默认的参数是对48MHz进行分频

在文件stm32f1xx_ll_sdmmc.h文件里面的这两个宏定义是针对48MHz

这里的48MHz是怎么来的?

并且在进行初始化的时候会使用到这一个宏, 如果时钟是72MHz的话会超过限制的最大400KHz的频率,导致出现问题

真是不可爱

可以看看我们的视频讲解：https://www.bilibili.com/video/BV1bv4y1R7dp?p=177

XuSenfeng

真是不可爱 发表于 2024-1-10 10:50
可以看看我们的视频讲解：https://www.bilibili.com/video/BV1bv4y1R7dp?p=177

这个宏定义好像确实是有问题的, 我在ST的英文论坛问过了, 他们的工程师说这个宏定义是有问题的

我发的帖子是这个
https://community.st.com/t5/stm3 ... ghlight/true#M26940

babyrabbit

http://www.openedv.com/forum.php ... d=345921&extra=
原子的视频也有问题 F103应该是HCLK 72M
应该是后面的芯片才有单独分出来的48M时钟