达芬奇pro 教程文档错误，第四十二章 DDR测试

CJC529 · 发表于 2023-11-21 16:28:12

本帖最后由 CJC529 于 2023-11-21 16:31 编辑

教程文档1125页 QQ截图20231121162857.png

当rfifo_rden信号拉高后，rfifo_dout[255:0]晚一个时钟周期出来数据，此时i = 0，对应着rddata[15:0]对应着rfifo_dout的高16位，
但代码里面是非阻塞赋值，rdata应该会晚于一个周期，而不是正好对齐rfifo_dout的高16位，

这一点可以从后面的modelsim图得知

CJC529 · 发表于 2023-11-21 16:45:14

本帖最后由 CJC529 于 2023-11-21 16:46 编辑

你们最后验证部分真的是随便截了一个图。。。。。

QinQZ · 发表于 2023-11-22 16:26:39

这个确实有错误，下次更新资料时修正这个错误，感谢你的反馈

CJC529 · 发表于 2023-11-24 16:36:52

您好，请问
73 //将数据读写地址赋给 ddr 地址
74 assign app_addr = (state_cnt == READ) ?
{3'b0,app_addr_rd[24:0]}:{3'b0,app_addr_wr[24:0]};
75
这里为什么要将高位填充掉呢

llslls · 发表于 3 天前

CJC529 发表于 2023-11-24 16:36
您好，请问
73 //将数据读写地址赋给 ddr 地址
74 assign app_addr = (state_cnt == READ) ?

请问找到原因了吗，我也有这个困惑

CJC529 · 发表于前天 16:38

llslls 发表于 2025-2-19 13:48
请问找到原因了吗，我也有这个困惑

留着做bank切换

帐号		自动登录	找回密码
密码			立即注册

[XILINX] 达芬奇pro 教程文档错误，第四十二章 DDR测试