OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1833|回复: 2

在keil中使用J-LINK仿真报错问题

[复制链接]

37

主题

181

帖子

0

精华

高级会员

Rank: 4

积分
824
金钱
824
注册时间
2016-3-17
在线时间
192 小时
发表于 2023-11-8 11:40:23 | 显示全部楼层 |阅读模式
1金钱
错误1.png 错误2.png 错误3.png STM32F407芯片的BOOT0接地,BOOT1悬空,断点该取消的都取消了,有时就只有一个断点,使用的是J-LINK V9。在keil5.36中使用DEBUG仿真,单步运行10步左右必出现上述图片所示的问题。特别是第一张图片的提示,几乎每次仿真几步后都会出现。使用ST-LINK仿真不会出现任何问题。

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

54

主题

349

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1040
金钱
1040
注册时间
2022-4-20
在线时间
373 小时
发表于 2023-11-8 13:14:24 | 显示全部楼层

你把断点全清了看看,我之前有过类似的

QQ截图20231108131251.png
又菜又爱指点
回复

使用道具 举报

37

主题

181

帖子

0

精华

高级会员

Rank: 4

积分
824
金钱
824
注册时间
2016-3-17
在线时间
192 小时
 楼主| 发表于 2023-11-8 13:39:18 | 显示全部楼层
驭剑的秘密 发表于 2023-11-8 13:14
你把断点全清了看看,我之前有过类似的

这种方式我用过,时不时的管用,好像不能从根源解决问题。主要是仿真几步就会出现这个问题,出现频率太高了,几乎每次仿真都会出现这种问题。 错误1.png
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-24 11:59

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表