正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › xilinx的vitis编译的时候命令行太长直接不生成elf文件， ...

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 1765|回复: 2

[XILINX] xilinx的vitis编译的时候命令行太长直接不生成elf文件，有大佬知道怎么解决么？

1 主题	1 帖子	0 精华

积分: 8
金钱: 8
注册时间: 2023-9-14
在线时间: 1 小时

发消息

发表于 2023-9-14 10:58:16 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

如题，谢谢大佬指点

FV5TB{GB25RX4VT$DM$H]61.jpg

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

3 主题	2016 帖子	0 精华

Rank: 8 Rank: 8

积分: 5622
金钱: 5622
注册时间: 2018-10-21
在线时间: 1592 小时

发消息

发表于 2023-9-15 09:23:54 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

没遇到过，帮顶

回复支持反对

使用道具举报

3 主题	2016 帖子	0 精华

Rank: 8 Rank: 8

积分: 5622
金钱: 5622
注册时间: 2018-10-21
在线时间: 1592 小时

发消息

发表于 2023-9-15 10:27:21 | 显示全部楼层

对了，你的BD搭建的框图，有没有用自定义带AXI4-Lite接口的IP核

回复支持反对

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-25 23:14

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表