OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1774|回复: 2

关于stm32f4的spi总线clk的问题

[复制链接]

1

主题

1

帖子

0

精华

新手入门

积分
14
金钱
14
注册时间
2023-9-7
在线时间
4 小时
发表于 2023-9-7 15:06:23 | 显示全部楼层 |阅读模式
1金钱
原子hal库例程中分别使用了SPI1_SPI_CLK_ENABLE(); /* SPI1时钟使能 */和复用SPI2_SCK_GPIO_CLK_ENABLE();  /* SPI2_SCK脚时钟使能 */,这里面SPI1的CLK挂载在APB1上,然后复用GPIOB的时钟挂载在AHB1上,不知道实际工作时候的SCLK按照哪一个时钟计算

最佳答案

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

11

主题

2130

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4724
金钱
4724
注册时间
2015-1-10
在线时间
590 小时
发表于 2023-9-7 15:06:24 | 显示全部楼层
回复

使用道具 举报

12

主题

3344

帖子

1

精华

论坛元老

Rank: 8Rank: 8

积分
8461
金钱
8461
注册时间
2020-5-11
在线时间
3904 小时
发表于 2023-9-8 13:40:42 | 显示全部楼层
管它呢,用示波器看看就知道频率了。
或者连续发送1K字节,看看消耗时间,也能大概推算出SCLK频率。
专治疑难杂症
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-24 05:45

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表