OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 1498|回复: 5

[XILINX] 请问逻辑门的延迟时间怎么看呀?

[复制链接]

1

主题

7

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2023-9-2
在线时间
13 小时
发表于 2023-9-2 14:39:20 | 显示全部楼层 |阅读模式
4金钱
本帖最后由 luch 于 2023-9-2 14:51 编辑

请问逻辑门的延迟时间应该查找哪个手册?论文里有[size=20.0002px]pro[size=20.0002px]propagation delay of logic gates \tau = (280 ± 10)ps这样一句话,查找了一下DS 187手册,是看这张表吗?如果是的话是哪个参数?
并且如果要在试验中测量实际的非门延迟线产生的延迟时间,应该如何操作?
延迟线的结构如图

CLB Switching Characteristics

CLB Switching Characteristics

延迟线

延迟线

最佳答案

查看完整内容[请看2#楼]

vivado open implementation design里边点report timing summary会有时序分析,那里边应该会有你要的延迟时间吧
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

4

主题

13

帖子

0

精华

初级会员

Rank: 2

积分
55
金钱
55
注册时间
2019-7-23
在线时间
9 小时
发表于 2023-9-2 14:39:21 | 显示全部楼层
vivado open implementation design里边点report timing summary会有时序分析,那里边应该会有你要的延迟时间吧
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2023-9-4 15:33:37 | 显示全部楼层
还没研究这么细,帮顶
回复

使用道具 举报

1

主题

7

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2023-9-2
在线时间
13 小时
 楼主| 发表于 2023-9-4 20:02:52 | 显示全部楼层
a614922411 发表于 2023-9-4 19:49
vivado open implementation design里边点report timing summary会有时序分析,那里边应该会有你要的延迟时 ...

嗯嗯,谢谢您的回答
我看到里面确实是有延迟时间,但是不知道那个延迟时间是有具体到管脚上吗?还是只是一个平均的时间乘上非门的数目?
回复

使用道具 举报

4

主题

13

帖子

0

精华

初级会员

Rank: 2

积分
55
金钱
55
注册时间
2019-7-23
在线时间
9 小时
发表于 2023-9-5 10:15:42 | 显示全部楼层
luch 发表于 2023-9-4 20:02
嗯嗯,谢谢您的回答
我看到里面确实是有延迟时间,但是不知道那个延迟时间是有具体到管脚上吗?还是只是 ...

那是每条路径上具体的延时,网上有教怎么看vivado时序报告的教程可以看一下
回复

使用道具 举报

1

主题

7

帖子

0

精华

新手入门

积分
13
金钱
13
注册时间
2023-9-2
在线时间
13 小时
 楼主| 发表于 2023-9-5 11:25:28 | 显示全部楼层
a614922411 发表于 2023-9-5 10:15
那是每条路径上具体的延时,网上有教怎么看vivado时序报告的教程可以看一下

好的,谢谢!
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 08:17

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表