zynq长时间运行后，网卡ping不通

cnpirate

问题现象是：
1. zynq长时间运行后，网口无法ping通；
2. 系统没有死掉，因为自己写的应用程序还在正常运行（通过串口终端观察到的）；
3. 通过串口终端，将网卡ifconfig down后，再ifconfg up后，串口打印信息显示，已经建立连接，但是依然ping通；
4. 将zynq系统reboot以后，网卡就可以ping通了；
网卡的phy芯片型号为：RTL8211FI-CG

下面是Vivado的工程：


下面是：
system-user.dts文件

1. include/ "system-conf.dtsi"
   
2. / {
   
3.         leds {
   
4.                 compatible = "gpio-leds";
   
5. 
   
6.                 gpio-led3 {
   
7.                         label = "ps_led0";
   
8.                         gpios = <&gpio0 0 1>;
   
9.                         default-state = "on";
   
10.                 };
    
11. 
    
12.                 gpio-led4 {
    
13.                         label = "ps_led1";
    
14.                         gpios = <&gpio0 9 1>;
    
15.                         default-state = "on";
    
16.                 };
    
17. 
    
18.         };
    
19. 
    
20.           usb_phy0: phy0 {
    
21.             compatible = "ulpi-phy";
    
22.             #phy-cells = <0>;
    
23.             reg = <0xe0002000 0x1000>;
    
24.             view-port = <0x170>;
    
25.             drv-vbus;
    
26.         };
    
27. 
    
28.          usb_phy1: phy1 {
    
29.                 compatible = "ulpi-phy";
    
30.             #phy-cells = <0>;
    
31.             reg = <0xe0003000 0x1000>;
    
32.             view-port = <0x170>;
    
33.             drv-vbus;
    
34.         };
    
35. };
    
36. 
    
37. &axi_ethernet_0 {
    
38.     local-mac-address = [00 0a 35 00 22 01];
    
39.      xlnx,phy-type = <0x8>;
    
40.      phy-handle = <&phy1>;
    
41.      xlnx,has-mdio = <0x1>;  
    
42.      phy-mode = "rgmii";  
    
43.      mdio {  
    
44.         phy1: phy@1 {  
    
45.             device_type = "ethernet-phy";  
    
46.             reg = <1>;  
    
47.         };
    
48.     };        
    
49. };
    
50. 
    
51. &axi_ethernet_1 {
    
52.     local-mac-address = [00 0a 35 00 22 02];
    
53.      xlnx,phy-type = <0x8>;  
    
54.      phy-handle = <&phy2>;
    
55.      xlnx,has-mdio = <0x1>;  
    
56.      phy-mode = "rgmii";  
    
57.      mdio {  
    
58.         phy2: phy@1 {  
    
59.             device_type = "ethernet-phy";  
    
60.             reg = <1>;  
    
61.         };
    
62.     };        
    
63. };
    
64. 
    
65. &i2c0 {
    
66.         rtc@68 {
    
67.                 compatible = "dallas,ds3232";
    
68.                 reg = <0x68>;
    
69.                 status = "ok";
    
70.         };
    
71. };
    
72. 
    
73. &usb0 {
    
74.         dr_mode = "otg";
    
75.         usb-phy = <&usb_phy0>;
    
76. };
    
77. &usb1 {
    
78.         dr_mode = "host";
    
79.         usb-phy = <&usb_phy1>;
    
80. };&#65279;

复制代码

pl.dtsi如下所示：

1. /*
   
2. 
   
3. * CAUTION: This file is automatically generated by Xilinx.
   
4. 
   
5. * Version:  
   
6. 
   
7. * Today is: Tue Jul 25 08:38:26 2023
   
8. 
   
9. */
   
10. 
    
11. 
    
12. 
    
13. 
    
14. 
    
15. 
    
16. 
    
17. / {
    
18. 
    
19.     amba_pl: amba_pl {
    
20. 
    
21.         #address-cells = <1>;
    
22. 
    
23.         #size-cells = <1>;
    
24. 
    
25.         compatible = "simple-bus";
    
26. 
    
27.         ranges ;
    
28. 
    
29.         axi_chip2chip_0: axi_chip2chip@50000000 {
    
30. 
    
31.             clock-names = "s_aclk", "idelay_ref_clk", "axi_c2c_phy_clk", "axi_c2c_selio_rx_clk_in";
    
32. 
    
33.             clocks = <&clkc 15>, <&clkc 17>, <&clkc 15>, <&misc_clk_0>;
    
34. 
    
35.             compatible = "xlnx,axi-chip2chip-5.0";
    
36. 
    
37.             reg = <0x50000000 0x10000000>;
    
38. 
    
39.             xlnx,aurora-width = <0x1000>;
    
40. 
    
41.             xlnx,axi-addr-width = <0x20>;
    
42. 
    
43.             xlnx,axi-brst-width = <0x2>;
    
44. 
    
45.             xlnx,axi-bus-type = <0x0>;
    
46. 
    
47.             xlnx,axi-data-width = <0x20>;
    
48. 
    
49.             xlnx,axi-id-width = <0x1>;
    
50. 
    
51.             xlnx,axi-len-width = <0x8>;
    
52. 
    
53.             xlnx,axi-lite-addr-width = <0x20>;
    
54. 
    
55.             xlnx,axi-lite-data-width = <0x20>;
    
56. 
    
57.             xlnx,axi-lite-prot-width = <0x2>;
    
58. 
    
59.             xlnx,axi-lite-resp-width = <0x2>;
    
60. 
    
61.             xlnx,axi-lite-stb-width = <0x4>;
    
62. 
    
63.             xlnx,axi-resp-width = <0x2>;
    
64. 
    
65.             xlnx,axi-size-width = <0x3>;
    
66. 
    
67.             xlnx,axi-stb-width = <0x4>;
    
68. 
    
69.             xlnx,axi-wuser-width = <0x1>;
    
70. 
    
71.             xlnx,common-clk = <0x0>;
    
72. 
    
73.             xlnx,disable-clk-shift = <0x0>;
    
74. 
    
75.             xlnx,disable-deskew = <0x0>;
    
76. 
    
77.             xlnx,ecc-enable = <0x1>;
    
78. 
    
79.             xlnx,en-axi-link-hndlr = <0x1>;
    
80. 
    
81.             xlnx,en-legacy-mode = <0x0>;
    
82. 
    
83.             xlnx,include-axilite = <0x0>;
    
84. 
    
85.             xlnx,interface-mode = <0x2>;
    
86. 
    
87.             xlnx,interface-type = <0x1>;
    
88. 
    
89.             xlnx,interrupt-width = <0x4>;
    
90. 
    
91.             xlnx,master-fpga = <0x1>;
    
92. 
    
93.             xlnx,num-of-io = <0x14>;
    
94. 
    
95.             xlnx,selectio-phy-clk = <0x64>;
    
96. 
    
97.             xlnx,simulation = <0x0>;
    
98. 
    
99.             xlnx,support-narrowburst = "axi_c2c";
    
100. 
     
101.             xlnx,use-diff-clk = <0x0>;
     
102. 
     
103.             xlnx,use-diff-io = <0x0>;
     
104. 
     
105.         };
     
106. 
     
107.         misc_clk_0: misc_clk_0 {
     
108. 
     
109.             #clock-cells = <0>;
     
110. 
     
111.             clock-frequency = <100000000>;
     
112. 
     
113.             compatible = "fixed-clock";
     
114. 
     
115.         };
     
116. 
     
117.         axi_dma_0: dma@40410000 {
     
118. 
     
119.             #dma-cells = <1>;
     
120. 
     
121.             axistream-connected = <&axi_ethernet_0>;
     
122. 
     
123.             axistream-control-connected = <&axi_ethernet_0>;
     
124. 
     
125.             clock-names = "s_axi_lite_aclk", "m_axi_sg_aclk", "m_axi_mm2s_aclk", "m_axi_s2mm_aclk";
     
126. 
     
127.             clocks = <&clkc 15>, <&clkc 15>, <&clkc 15>, <&clkc 15>;
     
128. 
     
129.             compatible = "xlnx,eth-dma";
     
130. 
     
131.             interrupt-names = "mm2s_introut", "s2mm_introut";
     
132. 
     
133.             interrupt-parent = <&intc>;
     
134. 
     
135.             interrupts = <0 31 4 0 32 4>;
     
136. 
     
137.             reg = <0x40410000 0x10000>;
     
138. 
     
139.         };
     
140. 
     
141.         axi_ethernet_0: ethernet@41000000 {
     
142. 
     
143.             axistream-connected = <&axi_dma_0>;
     
144. 
     
145.             axistream-control-connected = <&axi_dma_0>;
     
146. 
     
147.             clock-frequency = <100000000>;
     
148. 
     
149.             clock-names = "s_axi_lite_clk", "axis_clk", "gtx_clk", "ref_clk";
     
150. 
     
151.             clocks = <&clkc 15>, <&clkc 15>, <&clkc 16>, <&clkc 17>;
     
152. 
     
153.             compatible = "xlnx,axi-ethernet-7.1", "xlnx,axi-ethernet-1.00.a";
     
154. 
     
155.             device_type = "network";
     
156. 
     
157.             interrupt-names = "mac_irq", "interrupt";
     
158. 
     
159.             interrupt-parent = <&intc>;
     
160. 
     
161.             interrupts = <0 29 1 0 30 4>;
     
162. 
     
163.             local-mac-address = [00 0a 35 00 00 00];
     
164. 
     
165.             phy-mode = "rgmii";
     
166. 
     
167.             reg = <0x41000000 0x10000>;
     
168. 
     
169.             xlnx = <0x0>;
     
170. 
     
171.             xlnx,axiliteclkrate = <0x0>;
     
172. 
     
173.             xlnx,axisclkrate = <0x0>;
     
174. 
     
175.             xlnx,clockselection = <0x0>;
     
176. 
     
177.             xlnx,enableasyncsgmii = <0x0>;
     
178. 
     
179.             xlnx,gt-type = <0x0>;
     
180. 
     
181.             xlnx,gtinex = <0x0>;
     
182. 
     
183.             xlnx,gtlocation = <0x0>;
     
184. 
     
185.             xlnx,gtrefclksrc = <0x0>;
     
186. 
     
187.             xlnx,instantiatebitslice0 = <0x0>;
     
188. 
     
189.             xlnx,phy-type = <0x3>;
     
190. 
     
191.             xlnx,phyaddr = <0x1>;
     
192. 
     
193.             xlnx,phyrst-board-interface-dummy-port = <0x0>;
     
194. 
     
195.             xlnx,rable = <0x0>;
     
196. 
     
197.             xlnx,rxcsum = <0x0>;
     
198. 
     
199.             xlnx,rxlane0-placement = <0x0>;
     
200. 
     
201.             xlnx,rxlane1-placement = <0x0>;
     
202. 
     
203.             xlnx,rxmem = <0x1000>;
     
204. 
     
205.             xlnx,rxnibblebitslice0used = <0x0>;
     
206. 
     
207.             xlnx,tx-in-upper-nibble = <0x1>;
     
208. 
     
209.             xlnx,txcsum = <0x0>;
     
210. 
     
211.             xlnx,txlane0-placement = <0x0>;
     
212. 
     
213.             xlnx,txlane1-placement = <0x0>;
     
214. 
     
215.             axi_ethernet_0_mdio: mdio {
     
216. 
     
217.                 #address-cells = <1>;
     
218. 
     
219.                 #size-cells = <0>;
     
220. 
     
221.             };
     
222. 
     
223.         };
     
224. 
     
225.         axi_ethernet_1: ethernet@41010000 {
     
226. 
     
227.             axistream-connected = <&axi_ethernet_1_dma>;
     
228. 
     
229.             axistream-control-connected = <&axi_ethernet_1_dma>;
     
230. 
     
231.             clock-frequency = <100000000>;
     
232. 
     
233.             clock-names = "s_axi_lite_clk", "axis_clk", "gtx_clk", "gtx_clk90";
     
234. 
     
235.             clocks = <&clkc 15>, <&clkc 15>, <&misc_clk_1>, <&misc_clk_1>;
     
236. 
     
237.             compatible = "xlnx,axi-ethernet-7.1", "xlnx,axi-ethernet-1.00.a";
     
238. 
     
239.             device_type = "network";
     
240. 
     
241.             interrupt-names = "mac_irq", "interrupt";
     
242. 
     
243.             interrupt-parent = <&intc>;
     
244. 
     
245.             interrupts = <0 33 1 0 34 4>;
     
246. 
     
247.             local-mac-address = [00 0a 35 00 00 01];
     
248. 
     
249.             phy-mode = "rgmii";
     
250. 
     
251.             reg = <0x41010000 0x10000>;
     
252. 
     
253.             xlnx = <0x0>;
     
254. 
     
255.             xlnx,axiliteclkrate = <0x0>;
     
256. 
     
257.             xlnx,axisclkrate = <0x0>;
     
258. 
     
259.             xlnx,clockselection = <0x0>;
     
260. 
     
261.             xlnx,enableasyncsgmii = <0x0>;
     
262. 
     
263.             xlnx,gt-type = <0x0>;
     
264. 
     
265.             xlnx,gtinex = <0x0>;
     
266. 
     
267.             xlnx,gtlocation = <0x0>;
     
268. 
     
269.             xlnx,gtrefclksrc = <0x0>;
     
270. 
     
271.             xlnx,include-dre ;
     
272. 
     
273.             xlnx,instantiatebitslice0 = <0x0>;
     
274. 
     
275.             xlnx,phy-type = <0x3>;
     
276. 
     
277.             xlnx,phyaddr = <0x1>;
     
278. 
     
279.             xlnx,phyrst-board-interface-dummy-port = <0x0>;
     
280. 
     
281.             xlnx,rable = <0x0>;
     
282. 
     
283.             xlnx,rxcsum = <0x0>;
     
284. 
     
285.             xlnx,rxlane0-placement = <0x0>;
     
286. 
     
287.             xlnx,rxlane1-placement = <0x0>;
     
288. 
     
289.             xlnx,rxmem = <0x1000>;
     
290. 
     
291.             xlnx,rxnibblebitslice0used = <0x0>;
     
292. 
     
293.             xlnx,tx-in-upper-nibble = <0x1>;
     
294. 
     
295.             xlnx,txcsum = <0x0>;
     
296. 
     
297.             xlnx,txlane0-placement = <0x0>;
     
298. 
     
299.             xlnx,txlane1-placement = <0x0>;
     
300. 
     
301.             axi_ethernet_1_mdio: mdio {
     
302. 
     
303.                 #address-cells = <1>;
     
304. 
     
305.                 #size-cells = <0>;
     
306. 
     
307.             };
     
308. 
     
309.         };
     
310. 
     
311.         misc_clk_1: misc_clk_1 {
     
312. 
     
313.             #clock-cells = <0>;
     
314. 
     
315.             clock-frequency = <125000000>;
     
316. 
     
317.             compatible = "fixed-clock";
     
318. 
     
319.         };
     
320. 
     
321.         axi_ethernet_1_dma: dma@40400000 {
     
322. 
     
323.             #dma-cells = <1>;
     
324. 
     
325.             axistream-connected = <&axi_ethernet_1>;
     
326. 
     
327.             axistream-control-connected = <&axi_ethernet_1>;
     
328. 
     
329.             clock-names = "s_axi_lite_aclk", "m_axi_sg_aclk", "m_axi_mm2s_aclk", "m_axi_s2mm_aclk";
     
330. 
     
331.             clocks = <&clkc 15>, <&clkc 15>, <&clkc 15>, <&clkc 15>;
     
332. 
     
333.             compatible = "xlnx,eth-dma";
     
334. 
     
335.             interrupt-names = "mm2s_introut", "s2mm_introut";
     
336. 
     
337.             interrupt-parent = <&intc>;
     
338. 
     
339.             interrupts = <0 35 4 0 36 4>;
     
340. 
     
341.             reg = <0x40400000 0x10000>;
     
342. 
     
343.             xlnx,include-dre ;
     
344. 
     
345.         };
     
346. 
     
347.         axi_gpio_0: gpio@41200000 {
     
348. 
     
349.             #gpio-cells = <3>;
     
350. 
     
351.             clock-names = "s_axi_aclk";
     
352. 
     
353.             clocks = <&clkc 15>;
     
354. 
     
355.             compatible = "xlnx,axi-gpio-2.0", "xlnx,xps-gpio-1.00.a";
     
356. 
     
357.             gpio-controller ;
     
358. 
     
359.             reg = <0x41200000 0x10000>;
     
360. 
     
361.             xlnx,all-inputs = <0x1>;
     
362. 
     
363.             xlnx,all-inputs-2 = <0x0>;
     
364. 
     
365.             xlnx,all-outputs = <0x0>;
     
366. 
     
367.             xlnx,all-outputs-2 = <0x0>;
     
368. 
     
369.             xlnx,dout-default = <0x00000000>;
     
370. 
     
371.             xlnx,dout-default-2 = <0x00000000>;
     
372. 
     
373.             xlnx,gpio-width = <0x3>;
     
374. 
     
375.             xlnx,gpio2-width = <0x20>;
     
376. 
     
377.             xlnx,interrupt-present = <0x0>;
     
378. 
     
379.             xlnx,is-dual = <0x0>;
     
380. 
     
381.             xlnx,tri-default = <0xFFFFFFFF>;
     
382. 
     
383.             xlnx,tri-default-2 = <0xFFFFFFFF>;
     
384. 
     
385.         };
     
386. 
     
387.     };
     
388. 
     
389. };

复制代码

cnpirate

解决方法找到了，将axi_ethernet这个IP
TX Memory Size和RX Memory Size由4K改成16K
TX Checksum offload和RX Checksum offload改成Full checksum offload
然后用iperf测试了5*24小时，没有出现网卡断开的情况

QinQZ

是上电后，刚开始可以ping通，运行时间比较久后，ping不通吗

cnpirate

QinQZ 发表于 2023-8-12 08:54
是上电后，刚开始可以ping通，运行时间比较久后，ping不通吗

是的，刚上电后，可以ping通
运行大概7到8个小时候，就ping不通了

QinQZ

cnpirate 发表于 2023-8-12 17:45
是的，刚上电后，可以ping通
运行大概7到8个小时候，就ping不通了

是不是温度太高了，可以贴上散热片或者散热风扇等再试试