OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2252|回复: 2

请问能否提供核心板的元件位置图?

[复制链接]

13

主题

58

帖子

0

精华

初级会员

Rank: 2

积分
163
金钱
163
注册时间
2018-1-25
在线时间
38 小时
发表于 2023-6-19 10:43:50 | 显示全部楼层 |阅读模式
1金钱
1. 使用M14__JTAG_TCK和P15__JTAG_MOD两个引脚做通用输入输出,但是这两个引脚在核心板上有10K的下拉电阻,分别为R25和R27,想把这两个电阻拆掉,请问能否提供核心板的元件位置图?
2. 核心板上标注的“V1.8”,为什么资料里只有V1.4, V1.6, V2.0的原理图?请问,各个版本之间的接插件端子引脚通用吗?
3. 从核心板引出的IO,用户一般会用来自定义功能,我看最新的V2.0依然有核心板IO下拉电阻的情况,这样用户在自定义IO功能的时候就受这些电阻的影响了,请问这样设计的必要性是什么,或者说合理吗?

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

70

主题

6756

帖子

0

精华

论坛大神

Rank: 7Rank: 7Rank: 7

积分
12975
金钱
12975
注册时间
2012-11-26
在线时间
3786 小时
发表于 2023-6-19 12:27:58 | 显示全部楼层
1、下拉电阻和上拉电阻,不阻碍你做GPIO吧,也只有DAC或者ADC之类的模拟应用有干扰
2、版本应该只跟走线有关系,别的应该没啥改动(这个仅猜测,还是要找官方解释)
3、同第一条
学无止境
回复

使用道具 举报

13

主题

58

帖子

0

精华

初级会员

Rank: 2

积分
163
金钱
163
注册时间
2018-1-25
在线时间
38 小时
 楼主| 发表于 2023-6-19 17:50:01 | 显示全部楼层
jermy_z 发表于 2023-6-19 12:27
1、下拉电阻和上拉电阻,不阻碍你做GPIO吧,也只有DAC或者ADC之类的模拟应用有干扰
2、版本应该只跟走线有 ...
  1. MX6UL_PAD_JTAG_TCK__GPIO1_IO14                        0x4001b8b0
复制代码

做双向IO通信的数据总线,同时做输入和输出,目前测试发现是高电平被拉低到2V了。其他的IO都正常。
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2025-2-23 04:30

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表