OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4932|回复: 3

[国产FPGA] FPGL22添加debug core报错

[复制链接]

2

主题

3

帖子

0

精华

新手入门

积分
16
金钱
16
注册时间
2019-9-1
在线时间
2 小时
发表于 2023-5-12 22:46:02 | 显示全部楼层 |阅读模式
1金钱
开发板试验ip_fifo例程添加debug core报错



最佳答案

查看完整内容[请看2#楼]

你的fic抓取的位宽与你实际运用的位宽要对等,比如说你输入位宽18位,你的fifo设的是16位,如果你的fic抓取的是18位就会报错
回复

使用道具 举报

1

主题

144

帖子

0

精华

高级会员

Rank: 4

积分
747
金钱
747
注册时间
2020-4-21
在线时间
101 小时
发表于 2023-5-12 22:46:03 | 显示全部楼层
你的fic抓取的位宽与你实际运用的位宽要对等,比如说你输入位宽18位,你的fifo设的是16位,如果你的fic抓取的是18位就会报错
回复

使用道具 举报

4

主题

2164

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
6233
金钱
6233
注册时间
2018-10-21
在线时间
1840 小时
发表于 2023-5-15 09:11:28 | 显示全部楼层
报什么错,截图看看
回复

使用道具 举报

2

主题

3

帖子

0

精华

新手入门

积分
16
金钱
16
注册时间
2019-9-1
在线时间
2 小时
 楼主| 发表于 2023-5-15 17:09:36 | 显示全部楼层
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /1 下一条

正点原子公众号

如发现本坛存在违规或侵权内容, 请点击这里发送邮件举报 (或致电020-38271790)。请提供侵权说明和联系方式。我们将及时审核依法处理,感谢配合。

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-4-2 21:03

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表