ZYNQ 7020 dma loop 循环发送，除了第一次后面几次发送的时间很短

sharped · 发表于 2023-5-9 17:51:55

PL时钟：250MHz；

想问一下大佬们，我现在看dma loop 的例程，自己把他做了个循环发送，想问一下为什么后面几次发送的时间这么短啊

长河饮马 · 发表于 2023-5-10 16:32:48

因为第一次需要将测试数据写入到DDR3中，这一过程相对而言比较耗时。DDR3中有测试数据后通过AXI DMA搬运数据就很快。

sharped · 发表于 2023-5-24 13:32:21

长河饮马发表于 2023-5-10 16:32
因为第一次需要将测试数据写入到DDR3中，这一过程相对而言比较耗时。DDR3中有测试数据后通过AXI DMA搬运数 ...

每次循环都对数据加1重新写DDR3，后面的时间也符合DMA的搬运速度，主要是想测DMA的搬运速度

帐号		自动登录	找回密码
密码			立即注册

[XILINX] ZYNQ 7020 dma loop 循环发送，除了第一次后面几次发送的时间很短