cyclone IV能不能将外部50M的时钟倍频到100M

luoengineer · 发表于 2023-2-21 20:37:13

altera cyclone IV EP4CE6E22C8这颗芯片能不能将外部晶振50M输入，通过内部PLL倍频到100M？
如果可以，具体方法怎么操作，是不是quartus可以配置。

gfddsr · 发表于 2023-2-21 20:37:14

可以啊，用PLL IP核，开拓者有例程

denike · 发表于 2023-2-22 15:13:14

楼上正解

luoengineer · 发表于 2023-2-25 10:47:42

gfddsr 发表于 2023-2-21 20:37
可以啊，用PLL IP核，开拓者有例程

是的，看到例程了，我刚学习这个，请问下如果不想输出到IO可以吧？只想外部时钟50M输入，然后PLL后到内部，
看例程是选择IP的时候是选择IO下面的ALTPLL，是不是只能输出到IO，内部不可以使用？能看下吗，谢谢！

QinQZ · 发表于 2023-2-25 13:17:40

luoengineer 发表于 2023-2-25 10:47
是的，看到例程了，我刚学习这个，请问下如果不想输出到IO可以吧？只想外部时钟50M输入，然后PLL后到内部 ...

当然可以，不输出到IO，在内部使用才是常规操作

luoengineer · 发表于 2023-2-25 21:47:02

QinQZ 发表于 2023-2-25 13:17
当然可以，不输出到IO，在内部使用才是常规操作

请教一下：
assign rst_n = sys_rst_n & locked;
这行代码在模块中rst_n没有用到，并且也没有输出，是否可以删除？

QinQZ · 发表于 2023-2-27 09:38:22

luoengineer 发表于 2023-2-25 21:47
请教一下：
assign rst_n = sys_rst_n & locked;
这行代码在模块中rst_n没有用到，并且也没有输出，是 ...

可以的

帐号		自动登录	找回密码
密码			立即注册

[ALTERA] cyclone IV能不能将外部50M的时钟倍频到100M