OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4956|回复: 3

[ALTERA] 用signaltap仿真IP核PLL实验,无波形

[复制链接]

0

主题

10

帖子

0

精华

新手上路

积分
32
金钱
32
注册时间
2022-12-28
在线时间
6 小时
发表于 2023-1-12 21:45:40 | 显示全部楼层 |阅读模式
1金钱
本帖最后由 361037950 于 2023-1-12 22:01 编辑

我用开发板实验IP核PLL工程,发现只有25M的有波形 100M,100M180deg,50M都没波形,请问是什么原因

signaltap无波形

signaltap无波形

modelsim是有的

modelsim是有的

最佳答案

查看完整内容[请看2#楼]

对,采样时钟要两倍于采样信号,才能采的准
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

2013

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5617
金钱
5617
注册时间
2018-10-21
在线时间
1591 小时
发表于 2023-1-12 21:45:41 | 显示全部楼层
361037950 发表于 2023-1-13 14:24
开发板的是50M的,是正常是对吧

对,采样时钟要两倍于采样信号,才能采的准
回复

使用道具 举报

3

主题

2013

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5617
金钱
5617
注册时间
2018-10-21
在线时间
1591 小时
发表于 2023-1-13 09:27:54 | 显示全部楼层
你的采样时钟是多少兆,50Mhz?是的话就是这样的现象
回复

使用道具 举报

0

主题

10

帖子

0

精华

新手上路

积分
32
金钱
32
注册时间
2022-12-28
在线时间
6 小时
 楼主| 发表于 2023-1-13 14:24:18 | 显示全部楼层
QinQZ 发表于 2023-1-13 09:27
你的采样时钟是多少兆,50Mhz?是的话就是这样的现象

开发板的是50M的,是正常是对吧
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-23 08:36

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表