正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › ZYNQ的PS端输出到PL端的FCLK的困惑

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子逻辑分析仪上市

发新帖

查看: 3483|回复: 1

[XILINX] ZYNQ的PS端输出到PL端的FCLK的困惑

1 主题	2 帖子	0 精华

Rank: 2

积分: 57
金钱: 57
注册时间: 2019-5-5
在线时间: 10 小时

发消息

发表于 2022-12-18 01:36:42 | 显示全部楼层 |阅读模式

正点原子逻辑分析仪DL16热卖中，最多16通道，采样率最高可达1GHz，存储深度可达3.5Gbit

1金钱

1. PS端生成输出到PL端的分别为10M、5M的时钟，时钟相位边沿是一定对齐的嘛？
2. 如果不是的话，是否可以对两个时钟进行约束？

最佳答案

查看完整内容[请看2#楼]

应该是对齐的，可以实际测量下试试

正点原子逻辑分析仪DL16劲爆上市

回复

使用道具举报

3 主题	1979 帖子	0 精华

Rank: 8 Rank: 8

积分: 5520
金钱: 5520
注册时间: 2018-10-21
在线时间: 1561 小时

发消息

发表于 2022-12-18 01:36:43 | 显示全部楼层

正点原子ESP32 AI开发套件上市，python

应该是对齐的，可以实际测量下试试

回复

使用道具举报

发新帖

原子哥极力推荐 /2

正点原子公众号

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 04:17

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表