相同的HLS代码综合出来的资源差距巨大

楚歌大人 · 发表于 2022-12-2 16:43:56

本帖最后由楚歌大人于 2022-12-2 16:47 编辑

相同的FPGA芯片型号下，-后面速度值不同，为什么综合出来的LUT资源消耗差距超过一倍，有大佬解释一下么？这种情况有什么方法可以解决么？

QinQZ · 发表于 2022-12-2 16:43:57

你可以比较下最终生成的Verilog代码差距是不是很大，也有可能是因为速度等级低，能跑到的最大主频频率低，会用大量逻辑资源换速度

楚歌大人 · 发表于 2022-12-3 11:51:55

QinQZ 发表于 2022-12-3 09:10
你可以比较下最终生成的Verilog代码差距是不是很大，也有可能是因为速度等级低，能跑到的最大主频频率低， ...

哦哦，谢谢老哥

楚歌大人 · 发表于 2022-12-3 11:54:04

QinQZ 发表于 2022-12-3 09:10
你可以比较下最终生成的Verilog代码差距是不是很大，也有可能是因为速度等级低，能跑到的最大主频频率低， ...

哦哦，谢谢老哥，那有没有优化写法呢，不使用逻辑资源换速度

QinQZ · 发表于 2022-12-5 09:19:43

楚歌大人发表于 2022-12-3 11:54
哦哦，谢谢老哥，那有没有优化写法呢，不使用逻辑资源换速度

HLS我玩的不多，只是推测是这样，具体你得自己找找官方手册有没有相关优化的介绍了

帐号		自动登录	找回密码
密码			立即注册

[XILINX] 相同的HLS代码综合出来的资源差距巨大