OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 6026|回复: 3

关于DAC上电/复位后置位的问题

[复制链接]

2

主题

6

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2020-11-7
在线时间
7 小时
发表于 2022-11-24 09:09:55 | 显示全部楼层 |阅读模式
1金钱
小白问题,请见谅。我用的F103,在复位的时候DAC管脚会有一瞬间置高,有什么好方法避免这个吗?之前试过20k的弱下拉,但发现会导致DAC输出幅值不准确

最佳答案

查看完整内容[请看2#楼]

复位后IO是输入状态,外部加下拉电阻就是输出0。那么问题就出现在你的IO初始化和DAC初始化的时候,建议先初始化DAC,然后给DAC分配输出电压,再初始化IO口。这样应该能解决
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

2

主题

446

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
4133
金钱
4133
注册时间
2018-5-14
在线时间
902 小时
发表于 2022-11-24 09:09:56 | 显示全部楼层
oyage 发表于 2022-11-24 10:03
感谢dalao捧场。之前也试过,加电容后可以抑制到几十毫伏,但还是达不到要求。目前打算电容和弱下拉一起 ...

复位后IO是输入状态,外部加下拉电阻就是输出0。那么问题就出现在你的IO初始化和DAC初始化的时候,建议先初始化DAC,然后给DAC分配输出电压,再初始化IO口。这样应该能解决
回复

使用道具 举报

3

主题

821

帖子

0

精华

论坛元老

Rank: 8Rank: 8

积分
3329
金钱
3329
注册时间
2011-11-10
在线时间
207 小时
发表于 2022-11-24 09:44:53 | 显示全部楼层
看你的时间分辨率要求多高。可以尝试加个电容抑制。把DAC配置尽量靠前,缩短这个高电平时间。
回复

使用道具 举报

2

主题

6

帖子

0

精华

新手上路

积分
20
金钱
20
注册时间
2020-11-7
在线时间
7 小时
 楼主| 发表于 2022-11-24 10:03:38 | 显示全部楼层
c2007s 发表于 2022-11-24 09:44
看你的时间分辨率要求多高。可以尝试加个电容抑制。把DAC配置尽量靠前,缩短这个高电平时间。

感谢dalao捧场。之前也试过,加电容后可以抑制到几十毫伏,但还是达不到要求。目前打算电容和弱下拉一起加
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-11-24 21:52

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表