OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 2587|回复: 0

影响PCB打样的阻抗因素有哪些?

[复制链接]

572

主题

572

帖子

0

精华

金牌会员

Rank: 6Rank: 6

积分
1928
金钱
1928
注册时间
2019-3-21
在线时间
92 小时
发表于 2022-11-17 10:03:41 | 显示全部楼层 |阅读模式
  影响PCB打样的阻抗因素有哪些?

  电子器件传输信号线中,其高频信号或者电磁波传播时所遇到的阻力称之为特性阻抗。在PCB打样中,当高频信号于板材上传输时,PCB的特性阻抗值必须与头尾元件的电子阻抗匹配;一旦不匹配,所传输的信号能量将出现反射、散射、衰减或延误现象,严重影响信号完整性。在这种情况下,必须进行阻抗控制,使PCB的特性阻抗值与元件相匹配。

  从PCB打样的角度来讲,影响阻抗的关键因素有:
  W-----线宽/线间:线寬增加阻抗变小,距离增大阻抗增大;
  H----绝缘厚度:厚度增加阻抗增大;
  T------铜厚:铜厚增加阻抗变小;
  H1---绿油厚:厚度增加阻抗变小;
  Er-----介电常数:DK值增大, 阻抗減小;
  Undercut----undercut增加, 阻抗变大。
  注:阻焊对阻抗也有影响,只是由于阻焊层贴在介质上,导致介电常数增大,将此归于介电常数影响,阻抗值大约会相应减少4%。
  特别说明:在PCB打样中,阻抗控制属于特殊工艺,技术难度较大,导致一些PCB厂家嫌麻烦,不想做或比较少做。

正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-6-10 04:19

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表