GPIO设置上下拉输入时为什么需要配置ODR寄存器

gengtao19921101 · 发表于 2022-11-13 19:08:53

结构框图里也没显示，只看到端口配置表标明了。
无标题.png

正点原子 · 发表于 2022-11-13 19:08:54

这是设计者的问题，它就是这么设计的。。。

LcwSwust · 发表于 2022-11-14 10:10:57

上拉、下拉都是有需要的。
楼主是觉得这功能用不上?或者应该增加一个寄存器来表示上拉\下拉?

babyrabbit · 发表于 2022-11-14 10:47:06

LcwSwust 发表于 2022-11-14 10:10
上拉、下拉都是有需要的。
楼主是觉得这功能用不上?或者应该增加一个寄存器来表示上拉\下拉?

他的意思是作为一个输入模式为什么要配置输出寄存器的值吧？
F1没有专用的PUPDR上下拉配置寄存器我猜就是拿这个位来区分吧

虽然从来没用过这个上下拉的功能……

是姜先生啊 · 发表于 2022-11-14 17:04:59

你这表上是它的内部实现原理图，可以看到输入端那边是有一个上下拉开关的，需要控制，ODR起到一个控制它上下拉开关的功能

gengtao19921101 · 发表于 2022-11-14 20:49:18

LcwSwust 发表于 2022-11-14 10:10
上拉、下拉都是有需要的。
楼主是觉得这功能用不上?或者应该增加一个寄存器来表示上拉\下拉?

我的意思是结构框图没有表明用输出寄存器设置上下拉，然后输出寄存器描述里也没有这个功能的表述，难道输出寄存器还可以做复用（一是设置清除端口二是设置上下拉）？

LcwSwust · 发表于 2022-11-15 09:02:38

gengtao19921101 发表于 2022-11-14 20:49
我的意思是结构框图没有表明用输出寄存器设置上下拉，然后输出寄存器描述里也没有这个功能的表述，难道输 ...

对，就是复用。

帐号		自动登录	找回密码
密码			立即注册

原子哥极力推荐 /2