《MiniPRO H750开发指南》第十三章 跑马灯实验（上）

正点原子运营

第十三章 跑马灯实验

1）实验平台：正点原子MiniPRO STM32H750 开发板
2)  章节摘自【正点原子】《MiniPRO H750开发指南》
3）购买链接:https://detail.tmall.com/item.htm?id=677017430560
4）全套实验源码+手册+视频下载地址：http://www.openedv.com/docs/boar ... 32h750_minipro.html
5）正点原子官方B站：https://space.bilibili.com/394620890

6）正点原子STM32技术交流群:170313895

     

      本章将通过一个经典的跑马灯程序，带大家开启STM32H750之旅。通过本章的学习，我们将了解到STM32H750的IO口作为输出使用的方法。我们将通过代码控制开发板上的RGB灯：LED0、LED1和LED2交替闪烁，实现类似跑马灯的效果。

本章分为如下4个小节：

13.1 STM32H7 GPIO简介

13.2 硬件设计

13.3 程序设计

13.4 下载验证

13.1 STM32H7 GPIO简介

GPIO是控制或者采集外部器件的信息的外设，既负责输入输出。它按组分配，每组16个IO口，组数视芯片而定。STM32H750VBT6芯片是100脚的芯片，它的IO口有82个，IO分为5组，分别是GPIOA-GPIOE。这里GPIOA-GPIOE，16*5=80个IO口，少了两个，还有两个就是PH0和PH1。PH0和PH1用于连接外部高速晶振。

这里重点说一下STM32H750的IO电平兼容性问题，STM32H750的绝大部分IO口，都兼容5V，至于到底哪些是兼容5V的，请看STM32H750VBT6.pdf的数据手册（注意是数据手册，不是中文参考手册），见表：Table 7 STM32H750xB pin/ball definition，凡是有FT标志的，都是兼容5V电平的IO口，可以直接接5V的外设（注意：如果引脚设置的是模拟输入模式，则不能接5V！)，凡是不是FT标志的，大家就不要接5V了，可能烧坏MCU。对 Table 7符号的描述如下：

表13.1.1 IO口属性缩写符号表

13.1.1 GPIO功能模式

GPIO有八种工作模式，分别是：

1、输入浮空

2、输入上拉

3、输入下拉

4、模拟

5、开漏输出

6、推挽输出

7、开漏式复用功能

8、推挽式复用功能

13.1.2 GPIO基本结构分析

我们知道了GPIO有八种工作模式，具体这些模式是怎么实现的？下面我们通过GPIO的基本结构图来分别进行详细分析，先看看总的框图，如图13.1.2.1 所示。

图13.1.2.1 GPIO的基本结构图

如上图所示，可以看到右边只有I/O引脚，这个I/O引脚就是我们可以看到的芯片实物的引脚，其他部分都是GPIO的内部结构。

① 保护二极管

保护二极管共有两个，用于保护引脚外部过高或过低的电压输入。当引脚输入电压高于VDD时，上面的二极管导通，当引脚输入电压低于VSS时，下面的二极管导通，从而使输入芯片内部的电压处于比较稳定的值。虽然有二极管的保护，但这样的保护却很有限，大电压大电流的接入很容易烧坏芯片。所以在实际的设计中我们要考虑设计引脚的保护电路。

② 上拉、下拉电阻

它们阻值大概在30~50K欧之间，可以通过上、下两个对应的开关控制，这两个开关由寄存器控制。当引脚外部的器件没有干扰引脚的电压时，即没有外部的上、下拉电压，引脚的电平由引脚内部上、下拉决定，开启内部上拉电阻工作，引脚电平为高，开启内部下拉电阻工作，则引脚电平为低。同样，如果内部上、下拉电阻都不开启，这种情况就是我们所说的浮空模式。浮空模式下，引脚的电平是不可确定的。引脚的电平可以由外部的上、下拉电平决定。需要注意的是，STM32的内部上拉是一种“弱上拉”，这样的上拉电流很弱，如果有要求大电流还是得外部上拉。

③ 施密特触发器

对于标准施密特触发器，当输入电压高于正向阈值电压，输出为高；当输入电压低于负向阈值电压，输出为低；当输入在正负向阈值电压之间，输出不改变，也就是说输出由高电准位翻转为低电准位，或是由低电准位翻转为高电准位对应的阈值电压是不同的。只有当输入电压发生足够的变化时，输出才会变化，因此将这种元件命名为触发器。这种双阈值动作被称为迟滞现象，表明施密特触发器有记忆性。从本质上来说，施密特触发器是一种双稳态多谐振荡器。

施密特触发器可作为波形整形电路，能将模拟信号波形整形为数字电路能够处理的方波波形，而且由于施密特触发器具有滞回特性，所以可用于抗干扰，其应用包括在开回路配置中用于抗扰，以及在闭回路正回授/负回授配置中用于实现多谐振荡器。

下面看看比较器跟施密特触发器的作用的比较，就清楚的知道施密特触发器对外部输入信号具有一定抗干扰能力，如图13.1.2.2所示。

图13.1.2.2 比较器的（A）和施密特触发器（B）作用比较

④ P-MOS管和N-MOS管

这个结构控制GPIO的开漏输出和推挽输出两种模式。开漏输出：输出端相当于三极管的集电极，要得到高电平状态需要上拉电阻才行。推挽输出：这两只对称的MOS管每次只有一只导通，所以导通损耗小、效率高。输出既可以向负载灌电流，也可以从负载拉电流。推拉式输出既能提高电路的负载能力，又能提高开关速度。

上面我们对GPIO的基本结构图中的关键器件做了介绍，下面分别介绍GPIO八种工作模式对应结构图的工作情况。

1、输入浮空

输入浮空模式：上拉/下拉电阻为断开状态，施密特触发器打开，输出被禁止。输入浮空模式下，IO口的电平完全是由外部电路决定。如果IO引脚没有连接其他的设备，那么检测其输入电平是不确定的。该模式可以用于按键检测，RX1等。

图13.1.2.3 输入浮空模式

2、输入上拉

输入上拉模式：上拉电阻导通，施密特触发器打开，输出被禁止。在需要外部上拉电阻的时候，可以使用内部上拉电阻，这样可以节省一个外部电阻，但是内部上拉电阻的阻值较大，所以只是“弱上拉”，不适合做电流型驱动。

图13.1.2.4 输入上拉模式

3、输入下拉

输入下拉模式：下拉电阻导通，施密特触发器打开，输出被禁止。在需要外部下拉电阻的时候，可以使用内部下拉电阻，这样可以节省一个外部电阻，但是内部下拉电阻的阻值较大，所以不适合做电流型驱动。

图13.1.2.5 输入下拉模式

4、模拟功能

模拟功能：上下拉电阻断开，施密特触发器关闭，双MOS管也关闭。该模式用于ADC采集或者DAC输出，或者低功耗下省电。

图13.1.2.6 模拟功能

5、开漏输出

开漏输出模式：STM32的开漏输出模式是数字电路输出的一种，从结果上看它只能输出低电平Vss或者高阻态。根据《STM32H7xx参考手册_V3（中文版）.pdf》第451页关于“GPIO输出配置”的描述，我们可以推知开漏模式下输出电路大致是这样工作的：

P-MOS被“输出控制”控制在截止状态，因此IO的状态取决于N-MOS的导通状况。

只有N-MOS还受控制于输出寄存器，“输出控制器”对输入信号进行了逻辑非的操作。

IO到输入电路的采样电路仍被打开，且可以选择是否使用上下拉电阻。

根据参考手册的描述，我们替换了“输出控制”部分，作出了如图13.1.2.7的开漏模式下的简化等效图，图中①的输入对应的②的输出是我们最关心的开漏输出的结果。简化后的图13.1.2.7能更好地表示开漏输出模式的输出关系。

开漏输出的具体的理解描述如下：

开漏模式下，P-MOS管是一直截止的，所以P-MOS管的栅极一直接VSS。如果输出数据寄存器设置为0时，经过“输出控制”的逻辑非操作后，输出逻辑1到N-MOS管的栅极，这时N-MOS管就会导通，使得I/O引脚接到VSS，即输出低电平。

如果输出数据寄存器设置为1时，经过“输出控制器”的逻辑非操作后，输出逻辑0到N-MOS管的栅极，这时N-MOS管就会截止。因为P-MOS管是一直截止的，使得I/O引脚呈现高阻态，即不输出低电平，也不输出高电平。因此要I/O引脚输出高电平就必须接上拉电阻。这时可以接内部上拉电阻，或者接一个外部上拉电阻。由于内部上拉电阻的阻值较大，所以只是“弱上拉”。需要大电流驱动，请接外部的上拉电阻。此外，上拉电阻具有线与特性，即如果有很多开漏模式的引脚连在一起的时候，只有当所有引脚都输出高阻态，电平才为1，只要有其中一个为低电平时，就等于接地，使得整条线路都为低电平0。我们的IIC通信（IIC_SDA）就用到这个原理。

另外在开漏输出模式下，施密特触发器是打开的，所以IO口引脚的电平状态会被采集到输入数据寄存器中，如果对输入数据寄存器进行读访问可以得到IO口的状态。也就是说开漏输出模式下，我们可以对IO口进行读数据。

图13.1.2.7 开漏输出模式

6、推挽输出

推挽输出模式：STM32的推挽输出模式，从结果上看它会输出低电平VSS或者高电平VDD。推挽输出跟开漏输出不同的是，推挽输出模式P-MOS管和N-MOS管都用上。同样地，我们根据参考手册推挽模式下的输出描述，列出等效原理如图13.1.2.8所示，根据手册描述可以把“输出控制”简单地等效为一个非门。

推挽输出的具体的理解描述如下：

如果输出数据寄存器设置为0时，经过“输出控制”的逻辑非操作后，输出逻辑1到P-MOS管的栅极，这时P-MOS管就会截止，同时也会输出逻辑1到N-MOS管的栅极，这时N-MOS管就会导通，使得I/O引脚接到VSS，即输出低电平。

如果输出数据寄存器设置为1时，经过“输出控制”的逻辑非操作后，输出逻辑0到N-MOS管的栅极，这时N-MOS管就会截止，同时也会输出逻辑0到P-MOS管的栅极，这时P-MOS管就会导通，使得I/O引脚接到VDD，即输出高电平。

上面的描述可以知道，推挽输出模式下，P-MOS管和N-MOS管同一时间只能有一个MOS管是导通的。当引脚高低电平切换时，两个管子轮流导通，一个负责灌电流，一个负责拉电流，使其负载能力和开关速度都有很大的提高。

另外在推挽输出模式下，施密特触发器也是打开的，我们可以读取IO口的电平状态。

由于推挽输出模式输出高电平时，是直接连接VDD ，所以驱动能力较强，可以做电流型驱动，驱动电流最大可达25mA。该模式也是最常用的输出模式。

图13.1.2.8 推挽输出模式

7、开漏式复用功能

开漏式复用功能：一个IO口可以是通用的IO口功能，还可以是其他外设的特殊功能引脚，这就是IO口的复用功能。一个IO口可以是多个外设的功能引脚，我们需要选择作为其中一个外设的功能引脚。当选择复用功能时，引脚的状态是由对应的外设控制，而不是输出数据寄存器。除了复用功能外，其他的结构分析请参考开漏输出模式。

另外在开漏式复用功能模式下，施密特触发器也是打开的，我们可以读取IO口的电平状态，同时外设可以读取IO口的信息。

图13.1.2.9 开漏式复用功能

8、推挽式复用功能

推挽式复用功能：复用功能介绍请查看开漏式复用功能，结构分析请参考推挽输出模式，这里不再赘述。

图13.1.2.10 推挽式复用功能

13.1.3 GPIO寄存器介绍

       STM32H7每组（这里是A~E）通用GPIO口有10个32位寄存器控制，包括 ：

4 个 32 位配置寄存器（MODER、OTYPER、OSPEEDR 和 PUPDR）

2 个 32 位数据寄存器（IDR 和 ODR）

1 个 32 位置位/复位寄存器 (BSRR)

1 个 32 位锁定寄存器 (LCKR)

2 个 32 位复用功能选择寄存器（AFRH 和 AFRL）

下面我们将带大家理解本章用到的寄存器，没有介绍到的寄存器后面用到会继续介绍。这里主要是带大家学会怎么理解这些寄存器的方法，其他寄存器理解方法是一样的。因为寄存器太多不可能一个个列出来讲，以后基本就是只会把重要的寄存器拿出来讲述，希望大家尽快培养自己学会看手册的能力。下面先看GPIO的4个32位配置寄存器：

GPIO端口模式寄存器 (GPIOx_MODER) (x =A..K)

该寄存器是GPIO口模式控制寄存器，用于控制GPIOx（STM32H7最多有11组IO，用大写字母表示，即x=A/B/C/D/E/F/G/H/I/J/K，下同）的工作模式，寄存器描述如图13.1.3.1所示。

图13.1.3.1 MODER寄存器描述

每组GPIO下有16个IO口，该寄存器共32位，每2个位控制1个IO。我们看看这个寄存器的复位值，然后用复位值举例说明一下这样的配置值代表什么意思。比如GPIOA的复位值是0xABFF FFFF，低16位都是1，也就是PA0~PA7默认都是模拟模式。高16位的值是0xABFF，也就是PA8~PA12默认是模拟模式，PA13\PA14\PA15则默认是复用功能模式。而GPIOB的复位值是0xFFFF FEBF，只有PB3默认是复用功能模式，其他默认都是模拟模式。这四个默认是复用功能模式的IO口都是JTAG功能对应的IO口。

GPIO端口输出类型寄存器 (GPIOx_OTYPER) (x = A..K)

该寄存器用于控制GPIOx的输出类型，寄存器描述如图13.1.3.2所示。

图13.1.3.2 GPIOx OTYPER寄存器描述

       该寄存器仅用于输出模式，在输入模式（MODER[1:0]=00/11时）下不起作用。该寄存器低16位有效，每一个位控制一个IO口，复位后，该寄存器值均为0，也就是在输出模式下IO口默认为推挽输出。

GPIO端口输出速度寄存器 (GPIOx_OSPEEDR) (x = A..K)

该寄存器用于控制GPIOx的输出速度，寄存器描述如图13.1.3.3所示。

图13.1.3.3 GPIOx OSPEEDR寄存器描述

       该寄存器仅用于输出模式，在输入模式（MODER[1:0]=00/11时）下不起作用。该寄存器低16位有效，每两个位控制一个IO口。

GPIO端口上拉/下拉寄存器 (GPIOx_PUPDR) (x = A..K)

该寄存器用于控制GPIOx的上拉/下拉，寄存器描述如图13.1.3.4所示。

图13.1.3.4 GPIOx PUPDR寄存器描述

该寄存器每两个位控制一个IO口，用于设置上下拉，复位后，该寄存器值一般为0，即无上拉或下拉。

上面这4个配置寄存器就是用来配置GPIO的相关模式和状态，它们通过不同的配置组合方法，就决定我们所说的8种工作模式。下面，我们来列表阐述，如表13.1.3.1所示。

表13.1.3.1 4个配置寄存器组合下的8种工作模式

因为本章需要GPIO作为输出口使用，所以我们再来看看端口输出数据寄存器。

端口输出数据寄存器（ODR）

该寄存器用于控制GPIOx的输出高电平或者低电平，寄存器描述如图13.1.3.5所示。

图13.1.3.5 GPIOx ODR寄存器描述

该寄存器低16位有效，分别对应每一组GPIO的16个引脚。当CPU写访问该寄存器，如果对应的某位写0(ODRy=0)，则表示设置该IO口输出的是低电平，如果写1(ODRy=1)，则表示设置该IO口输出的是高电平，y=0~15。

除了ODR寄存器，还有一个寄存器也是用于控制GPIO输出的，它就是BSRR寄存器。

端口置位/复位寄存器（BSRR）

该寄存器也用于控制GPIOx的输出高电平或者低电平，寄存器描述如图13.1.3.6所示。

图13.1.3.6 GPIOx BSRR寄存器描述

为什么有了ODR寄存器，还要这个BDRR寄存器呢？我们先看看BSRR的寄存器描述，首先BSRR是只写权限，而ODR是可读可写权限。BSRR寄存器32位有效，对于低16位（0-15），我们往相应的位写1(BSy=1)，那么对应的IO口会输出高电平，往相应的位写0(BSy=0)，对IO口没有任何影响，高16位（16-31）作用刚好相反，对相应的位写1(BRy=1)会输出低电平，写0(BRy=0)没有任何影响，y=0~15。

也就是说，对于BSRR寄存器，你写0的话，对IO口电平是没有任何影响的。我们要设置某个IO口电平，只需要相关位设置为1即可。而ODR寄存器，我们要设置某个IO口电平，我们首先需要读出来ODR寄存器的值，然后对整个ODR寄存器重新赋值来达到设置某个或者某些IO口的目的，而BSRR寄存器，我们就不需要先读，而是直接设置即可，这在多任务实时操作系统中作用很大。BSRR寄存器还有一个好处，就是BSRR寄存器改变引脚状态的时候，不会被中断打断，而ODR寄存器有被中断打断的风险。

F4PigLet

感谢分享！！！