正点原子全套STM32/Linux/FPGA开发资料，上千讲STM32视频教程免费下载...

OpenEdv-开源电子网»首页 › 单片机/嵌入式 › 正点原子FPGA › FPGA时序约束分享02_时钟约束

正点原子STM32

正点原子Linux开发板

正点原子FPGA开发板

正点原子微信公众号

正点原子QQ群

正点原子DM40数字万用表

发新帖

查看: 24547|回复: 1

[ALTERA] FPGA时序约束分享02_时钟约束

头像被屏蔽

56 主题	63 帖子	0 精华

积分: 362
金钱: 362
注册时间: 2022-2-11
在线时间: 35 小时

发消息

发表于 2022-3-21 10:22:22 | 显示全部楼层 |阅读模式

爆卖数万套！重构传统用法！正点原子 DM40三合一数字万用表，4 位半高精度，示波器/信号发生器......

提示: 作者被禁止或删除内容自动屏蔽

回复

使用道具举报

11 主题	34 帖子	0 精华

Rank: 2

积分: 94
金钱: 94
注册时间: 2017-8-17
在线时间: 50 小时

发消息

发表于 2022-12-27 15:34:28 | 显示全部楼层

你要，要是管脚差分输入时钟无法取整该如何约束？比如350M的时钟输入

回复支持反对

使用道具举报

发新帖

原子哥极力推荐 /1

正点原子公众号

如发现本坛存在违规或侵权内容，请点击这里发送邮件举报（或致电020-38271790）。请提供侵权说明和联系方式。我们将及时审核依法处理，感谢配合。

|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2026-6-22 04:11

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表