OpenEdv-开源电子网

 找回密码
 立即注册
正点原子全套STM32/Linux/FPGA开发资料,上千讲STM32视频教程免费下载...
查看: 4467|回复: 2

[其他] 关于边沿检测方法的一点困惑

[复制链接]

4

主题

8

帖子

0

精华

新手上路

积分
47
金钱
47
注册时间
2022-2-11
在线时间
4 小时
发表于 2022-2-27 23:53:39 | 显示全部楼层 |阅读模式
5金钱
我的开发板是达芬奇pro,按照正点原子的例程来讲,边沿检测采用打两拍的方式进行检测,也就是用两个reg寄存器来进行逻辑与来判断上升沿和下降沿。
我在网上搜索的一些教程也是这么搞的:https://blog.csdn.net/qq_26652069/article/details/100555881
我比较困惑的是,为什么不可以采用
  1. always @(posedge <signal>) begin
  2. <code>
  3. end
复制代码
这样子的方法来进行边沿检测,这样子有什么坏处吗?



最佳答案

查看完整内容[请看2#楼]

你这种写法几乎没有人会这么写,至于差异,可以看看综合之后Vivado最终生成的是什么电路
正点原子逻辑分析仪DL16劲爆上市
回复

使用道具 举报

3

主题

1979

帖子

0

精华

资深版主

Rank: 8Rank: 8

积分
5520
金钱
5520
注册时间
2018-10-21
在线时间
1561 小时
发表于 2022-2-27 23:53:40 | 显示全部楼层
你这种写法几乎没有人会这么写,至于差异,可以看看综合之后Vivado最终生成的是什么电路
回复

使用道具 举报

13

主题

202

帖子

0

精华

高级会员

Rank: 4

积分
527
金钱
527
注册时间
2012-10-27
在线时间
65 小时
发表于 2022-4-30 06:34:26 | 显示全部楼层
数电都学过什么触发器?
电平触发和边沿触发。
上下沿触发那叫二倍频,最后还是单边沿触发。

真正做逻辑设计时基本不用negedge这个词。

always @(posedge clk or negedge rst_n)
复位你可查查“异步复位 同步撤离”
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则



关闭

原子哥极力推荐上一条 /2 下一条

正点原子公众号

QQ|手机版|OpenEdv-开源电子网 ( 粤ICP备12000418号-1 )

GMT+8, 2024-10-4 00:18

Powered by OpenEdv-开源电子网

© 2001-2030 OpenEdv-开源电子网

快速回复 返回顶部 返回列表